[发明专利]栅极驱动电路、显示装置以及驱动方法

权利要求书

1.一种栅极驱动电路，所述栅极驱动电路包括多个栅极驱动单元，所述栅极驱动电路通过多条时钟线分别接收多个时钟信号，其特征在于，每个所述栅极驱动单元包括：

多个时钟输入端，分别通过对应的多条所述时钟线接收对应的多个所述时钟信号以作为本单元的多个时序信号，不同的所述栅极驱动单元的所述时序信号部分或完全不同；

下拉控制端，通过对应的所述时钟线接收对应的所述时钟信号以作为本单元的下拉控制信号，所述下拉控制端连接的所述时钟线与该所述栅极驱动单元的所述多个时钟输入端连接的多条所述时钟线不相同；

低电压输入端，接收低电平电压；以及

逻辑电路，与所述多个时钟输入端相连以接收所述多个时序信号，所述逻辑电路根据本单元的所述多个时序信号的逻辑运算结果产生本单元的栅极驱动信号；

下拉晶体管，其控制端与所述下拉控制端相连以接收所述下拉控制信号，第一通路端与所述低电压输入端相连以接收所述低电平电压，第二通路端与所述逻辑电路相连接以控制本单元的所述栅极驱动信号，

其中，本单元的栅极驱动信号等于本单元的所述多个时序信号的乘积与本单元的所述下拉控制信号的反相信号之积，当本单元的所述栅极驱动信号有效时，所述下拉控制信号无效，当本单元的所述栅极驱动信号无效时，所述下拉控制信号有效。

2.根据权利要求1所述的栅极驱动电路，其特征在于，在每个所述栅极驱动单元中，所述逻辑电路包括第一至第三晶体管，

所述第一晶体管的控制端和第一通路端以及第三晶体管的控制端和第一通路端分别接收所述时序信号；

所述第一晶体管的第二通路端与所述第二晶体管的控制端相连接；

所述第三晶体管的第二通路端与所述第二晶体管的第二通路端相连接；

所述第二晶体管的第一通路端与所述栅极扫描线相连接以输出本单元的所述栅极驱动信号。

3.一种显示装置，包括：

权利要求1至2任一项所述的栅极驱动电路；

显示面板，包括成阵列排列的多个像素单元，所述多个像素单元通过多条栅极扫描线与所述栅极驱动电路相连接以接收对应的所述栅极驱动信号；

源极驱动电路，用于在所述显示面板中的一行所述像素单元导通期间，向所述像素单元中的像素电极提供灰阶电压；

时序控制电路，用于接收图像数据，根据所述图像数据向所述栅极驱动电路以及源极驱动电路分别提供所述多个时钟信号和数据信号，其特征在于，

当与同一条所述栅极扫描线相连的至少一个所述像素单元对应的所述图像数据发生变化时，与该条所述栅极扫描线相连的所述栅极驱动单元中的所述逻辑电路根据本单元的所述多个时序信号输出有效的所述栅极驱动信号，

当与同一条所述栅极扫描线相连的所述像素单元对应的所述图像数据均无变化时，与该条所述栅极扫描线相连的所述栅极驱动单元中的所述逻辑电路根据本单元的所述多个时序信号输出无效的所述栅极驱动信号。

4.根据权利要求3所述的显示装置，其特征在于，所述时序控制电路包括：

判断模块，用于将当前帧的图像数据和所述当前帧之前的对照帧的图像数据进行对比，并分别判断各个所述像素单元对应的所述图像数据是否发生变化；以及

时钟产生模块，用于根据所述判断模块的判断结果向所述多条时钟线分别提供所述多个时钟信号。