[发明专利]一种面向异步FIFO的折叠式容错方法

说明书

当前集成电路的特征尺寸越来越小，芯片集成度越来越高，芯片的可靠性也显得越发重要。在不可靠的底层元件上设计可靠数字系统成为设计者需要考虑的问题。针对在数字系统中广泛使用的异步FIFO，本发明提出一种容错方法提高其可靠性。该方法通过优化异步FIFO的控制逻辑绕过故障单元，使得异步FIFO在出现一定数量故障以后依然能够正常工作。其特点是，故障发生以后，选择2的幂次方个无故障单元作为工作组，屏蔽其余单元。该方法能够有效的提高异步FIFO的容错能力，从而提高整个数字系统的可靠性。

技术领域

本发明涉及异步FIFO的可靠性问题。

背景技术

随着工艺的不断进步，现代集成电路对温度、电压和工艺等变量变得愈发敏感。这些变量让电路变得更加不可预测，同时导致很多可靠性问题。在不可靠器件上构建可靠的系统是亟需解决的问题。

异步FIFO(Fist-In-First-Out)是一种先入先出的数据缓冲器。由于可以很好地解决跨时钟域问题和不同模块之间的速度匹配问题，而被广泛的应用于GALS(GloballyAsynchronous Locally Synchronous,全局异步局部同步)数字系统中。在Network-on-Chip (NoC，片上网络)等复杂的片上通信系统中，通常会使用异步FIFO处理跨时钟域问题。为提高这类数字系统的整体容错能力，对异步FIFO进行容错设计是很有必要的。

当前面向FIFO的容错方法主要分为两类：第一类方法通过优化控制逻辑，跳过故障单元进行容错。但之前提出的方法由于无法使用格雷码的缘故，不能直接在异步FIFO中使用。第二类方法通过增加硬件冗余，提高单元本身的容错能力，如增加备用单元用于替代故障单元，采用检错纠错码等方式。比较两类方法，第一类通常面积开销较小，而第二类方法对FIFO性能影响较小。

发明内容

为了提高异步FIFO的可靠性，本发明提出一种基于优化控制逻辑的容错方案。该方案在故障发生以后通过屏蔽掉故障单元使异步FIFO依然能够正常工作。由于异步FIFO本身使用格雷码作为指针的特点，本发明提出的方案保证只选用2的幂次方个无故障单元作为工作单元。下面结合附图描述发明的具体细节。

附图说明

图1为本发明的整体结构。

图2为本发明的分组方式。

图3为本发明的故障处理方式。

具体实施方式

发明的硬件框图如图1所示。在正常的异步FIFO基础上增加了故障寄存器和重定向单元。故障寄存器用于保存每个存储单元的故障状态，如处于正常状态，则对应寄存器的值为0，否则为1.重定向单元将根据故障寄存器的值对输入的地址进行译码，得到新的存储器访问地址。当输入的访问地址指向故障单元时，重定向单元会将该地址重新映射到一个无故障单元上，以此保证异步FIFO正常运行。具体的重定向逻辑将在下面描述。

由于格雷码自身的特点,通常只能支持2ⁿ进制计数器。异步FIFO使用格雷码计数器作为不同时钟域之间的同步指针意味FIFO的深度必须保持为2的幂次方，才能保证格雷码不出现跳码和漏码。针对这一问题，通过改进FIFO的控制逻辑进行容错，使FIFO深度保持为 2的幂次方，在FIFO出现故障以后只选择2的幂次方个无故障存储单元作为工作单元。