[发明专利]半导体存储器装置及其操作方法

说明书

提供了一种半导体存储器装置及其操作方法。该半导体存储器装置可包括：存储器单元，其包括多个存储器块；电压供给电路，其被配置为在存储器单元上的编程操作期间生成多个操作电压并将所生成的操作电压输出到至少两个全局线组；通过电路，其被配置为将存储器块的字线联接到所述至少两个全局线组；以及控制逻辑，其被配置为控制电压供给电路和通过电路，使得在编程操作的编程验证操作期间，编程验证电压被施加到存储器块中的选定存储器块，并且设定电压被施加到未选存储器块当中的与所述选定存储器块共享的共享存储器块。

技术领域

本公开的各种实施方式涉及电子装置。具体地讲，本公开的示例性实施方式涉及半导体存储器装置及其操作方法。

背景技术

半导体广泛用在电子装置中。在许多类型的半导体当中，半导体存储器装置通常可分成易失性存储器装置和非易失性存储器装置。

非易失性存储器装置具有相对低的写和读速度，但是即使在电源关闭时也保持存储在其中的数据。因此，当需要存储无论供电如何均必须保持的数据时，使用非易失性存储器装置。

在非易失性存储器装置当中，闪存装置具有数据可编程且可擦除的RAM的优点以及存储在其中的数据即使在电源中断时也可保持的ROM的优点二者。

闪存装置可被分成在半导体基板上水平地形成串的二维半导体存储器装置以及在半导体基板上垂直地形成串的三维半导体存储器装置。

发明内容

本公开的各种实施方式涉及一种半导体存储器装置以及该半导体存储器装置的操作方法，其通过有效地去除留在与半导体存储器装置的选定存储器块共享块解码器的未选存储器块的沟道中的空穴而具有改进的电特性。

本公开的实施方式可提供一种半导体存储器装置，该半导体存储器装置包括：存储器单元，其包括多个存储器块；电压供给电路，其被配置为在存储器单元上的编程操作期间生成多个操作电压并将所生成的操作电压输出到至少两个全局线组；通过电路，其被配置为将存储器块的字线联接到所述至少两个全局线组；以及控制逻辑，其被配置为控制电压供给电路和通过电路，使得在编程操作的编程验证操作期间，编程验证电压被施加到存储器块中的选定存储器块，并且设定电压被施加到未选存储器块当中的与所述选定存储器块共享的共享存储器块。

本公开的实施方式可提供一种半导体存储器装置，该半导体存储器装置包括：存储器单元，其包括多个存储器块；块解码器电路，其被配置为响应于解码器控制信号和地址信号生成多个块选择信号；通过电路，其被配置为响应于块选择信号将第一全局字线组和第二全局字线组联接到存储器块的字线；电压供给电路，其被配置为生成操作电压和设定电压并将所述操作电压和设定电压输出到第一全局字线组和第二全局字线组；以及控制逻辑，其被配置为控制电压供给电路和块解码器电路，使得在编程验证操作期间，操作电压被施加到存储器块中的选定存储器块的字线，并且设定电压被施加到未选存储器块当中的与所述选定存储器块共享的共享存储器块的字线。

本公开的实施方式可提供一种操作半导体存储器装置的方法，该方法包括以下步骤：提供存储器单元，该存储器单元包括彼此共享单个块解码器的至少两个存储器块；将编程电压施加到包括在存储器单元中的选定存储器块；对所述选定存储器块执行编程验证操作；以及在编程验证操作期间将设定电压施加到与所述选定存储器块共享的共享存储器块。

附图说明

图1是示出根据本公开的实施方式的半导体存储器装置的框图。

图2是示出图1的存储器单元的实施方式的框图。

图3是示出图1的存储器块的电路图。

图4是示出图1的控制逻辑的实施方式的框图。

图5是示出根据本公开的实施方式的半导体存储器装置的操作方法的流程图。

图6A和图6B是示出根据本公开的第一实施方式的半导体存储器装置的编程验证操作的流程图和信号波形图。