[发明专利]一种UART通信系统、方法、设备及计算机存储介质

权利要求书

1.一种UART通信系统，具有MCU、DMA、高速外设、AHB总线、APB总线、第一预设数量的高速UART、初始时钟源、PLL倍频模块、DIV整除模块，其特征在于，包括第二预设数量的低速UART；

所述DMA的第一端通过所述AHB总线与所述MCU连接，所述DMA的第二端通过所述APB总线与每一个所述高速UART、每一个所述低速UART连接；所述高速外设通过所述AHB总线与MCU连接；

所述初始时钟源的输出端分别与所述PLL倍频模块的输入端、每一个所述低速UART连接；所述PLL倍频模块的输出端与所述高速外设、所述DMA、所述DIV整除模块的输入端连接；所述DIV整除模块的输出端与每一个所述高速UART连接；

其中，所述高速UART的工作时钟频率高于所述低速UART的工作时钟频率。

2.根据权利要求1所述的系统，其特征在于，还包括第二预设数量的寄存器，每一个所述寄存器均有第一预设数量的接收引脚；

对于任一个所述寄存器，所述寄存器的第一预设数量的接收引脚分别与第一预设数量的高速UART的接收引脚一一对应连接；所述寄存器的输出引脚与自身对应的所述低速UART的接收引脚连接。

3.根据权利要求1所述的系统，其特征在于，所述第一预设数量为四，所述第二预设数量为二。

4.根据权利要求1所述的系统，其特征在于，所述高速外设包括GPIO、SRAM、FLASH。

5.根据权利要求1所述的系统，其特征在于，所述初始时钟源为32KHz时钟源。

6.一种UART通信方法，其特征在于，应用于如权利要求1至3任一项所述的UART通信系统中，包括：

当所述DMA的源地址为低速UART的接收引脚时，所述DMA缓存所述低速UART接收的数据，并在自身当前帧结束后，传输自身当前帧内缓存的数据至所述MCU。

7.根据权利要求6所述的方法，其特征在于，还包括：

当DMA的源地址为高速UART的接收引脚时，所述DMA缓存所述高速UART接收的数据，并在自身当前帧结束后，传输自身当前帧内缓存的数据至MCU。

8.根据权利要求6所述的方法，其特征在于，还包括：

当所述MCU处于休眠状态时，所述MCU检测所述高速UART的接收引脚或所述低速UART的接收引脚是否产生下降沿，若是，则控制自身进入工作状态。

9.一种UART通信设备，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求6至8任一项所述的UART通信方法的步骤。

10.一种计算机存储介质，其特征在于，所述计算机存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求6至8任一项所述的UART通信方法的步骤。