[发明专利]一种半导体晶体管结构

说明书

本发明提供一种半导体晶体管结构，该结构包括：半导体衬底、位于半导体衬底上的沟道、位于沟道上的栅极组件、位于栅极组件侧壁的侧壁隔离结构、分别位于沟道两端的源区和漏区、分别位于所述源区和漏区的晕环区、以及源、漏接触电极；其中侧壁隔离结构由栅极组件侧壁向外依次包括第一隔离层、第二隔离层以及第三隔离层；源区包括第一轻掺杂源区、第二轻掺杂源区以及重掺杂源区；漏区包括第一轻掺杂漏区、第二轻掺杂漏区以及重掺杂漏区。本发明有效改善了热电子效应及源漏穿通等漏电问题，并且简化制程使源漏注入区域屏蔽以接触窗结构作自对准注入。通过本发明提供的一种半导体晶体管结构，改善了现有技术中短沟道效应导致的种种问题。

本申请是针对申请日为2017年06月16日、申请号为201710457174.4、发明名称为一种半导体晶体管结构及其制备方法的专利提出的分案申请。

技术领域

本发明涉及集成电路制造领域，特别是涉及一种半导体晶体管结构。

背景技术

随着集成电路技术的快速发展，集成电路中器件的密集度越来越高，半导体器件的特征尺寸不断减小，特别是有效栅长(effective gate length)的缩短，短沟道效应(Short-channel effects)导致的漏电问题、热载流子效应(Hot carrier effect)等问题，对器件可靠性提出了挑战。

专利公开号为CN101248528B的一篇专利文献，名为存储器上的侧壁隔离件，公开了一种在存储器件上制造侧壁间隔件(sidewall spacer)的方法、以及包括这种侧壁间隔件的存储器件，在其外围电路中的晶体管的侧壁间隔为“L”型，厚度大于其存储阵列中晶体管的侧壁间隔，并利用该侧壁间隔的厚度来确定外围电路中晶体管源极/漏极注入的位置。其中提到使用侧壁间隔使源极与漏极的离子注入分步进行，梯度式的掺杂分布，即源漏外延的轻掺杂区域(LDD)和源漏重掺杂区域，这对于短沟道效应的改善具有帮助。此外，也可改善组件的可靠度，如热电子效应。然而，目前这种仅包含轻掺杂区域和重掺杂区域的简单的梯度分布，对器件性能的改善并不能满足器件尺寸进一步缩小的要求。

因此，如何能够进一步改善器件的短沟道效应，提高半导体器件的可靠性，已成为本领域技术人员亟待解决的一个重要问题。

发明内容

鉴于以上所述现有技术，本发明的目的在于提供一种半导体晶体管结构，用于改善现有技术中短沟道效应导致的种种问题。

为实现上述目的及其他相关目的，本发明提供一种半导体晶体管结构，包括：

半导体衬底；

沟道，位于所述半导体衬底之上；

栅极组件，位于所述沟道之上，所述栅极组件包括栅氧层、位于所述栅氧层上的栅电极；

侧壁隔离结构，位于所述栅极组件的侧壁，所述侧壁隔离结构由内向外依次包括第一隔离层、第二隔离层以及第三隔离层；

源区和漏区，形成于所述半导体衬底中并分别位于所述沟道的两端，所述源区包括由所述沟道向外依次排布的第一轻掺杂源区、第二轻掺杂源区以及重掺杂源区，所述漏区包括由所述沟道向外依次排布的第一轻掺杂漏区、第二轻掺杂漏区以及重掺杂漏区；

晕环区，形成于所述半导体衬底中所述第一轻掺杂源区下方且位于所述第二轻掺杂区靠近所述沟槽的一侧，及形成于所述第一轻掺杂漏区下方且位于所述第二轻掺杂漏区靠近所述沟槽的一侧；其中，所述晕环区的掺杂类型与所述半导体晶体管的沟道导电类型相反，以避免反穿通漏电流，防止源漏穿通；以及

源接触电极和漏接触电极，分别设置于所述重掺杂源区和所述重掺杂漏区的上方；