[发明专利]一种反熔丝FPGA可编程逻辑阵列的三维拓扑结构

说明书

本发明设计一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构。相比常规二维反熔丝FPGA的可编程逻辑阵列，该结构具有容量大、性能高等优势。本发明首先利用两种可编程逻辑模块完成了从可编程逻辑行到可编程逻辑层，再到可编程逻辑阵列的搭建，构造了一种三维的可编程逻辑模块排列结构。为该结构设计多种布线通道，并对布线通道设置不同的布线方式，同时对相邻及相距较远的的可编程逻辑模块间使用的不同的互联策略，从而完成了可编程逻辑阵列的互联。最终得到的三维拓扑结构具有空间三维性、布线资源丰富、布线方式灵活、可编程逻辑模块间互联方便、整体结构在各方向可扩展的特点，应用本发明，可设计出大容量、高性能的反熔丝FPGA。

技术领域

本发明属于集成电路领域，设计一种可应用于反熔丝FPGA可编程逻辑阵列的新型三维拓扑结构。

背景技术

FPGA作为一种典型的可编程逻辑器件，主要分为反熔丝型FPGA、SRAM型FPGA、EEPROM/FLASH型FPGA等。其中，反熔丝FPGA是一种利用反熔丝技术实现可编程的FPGA，它具有非易失性、一次可编程、抗辐射和高可靠等优点。典型的反熔丝FPGA的可编程逻辑模块通常分为可编程组合逻辑模块(以下简称PCM)和可编程时序逻辑模块(以下简称PSM)。

传统FPGA的可编程逻辑阵列以二维平面结构分布，随着FPGA的规模越来越大，标准二维结构的FPGA芯片面积也越来越大，面积过大往往造成芯片成品率低、性能下降，甚至超出封装管壳尺寸而无法实现封装。FPGA的容量、性能与芯片面积之间的矛盾越来越显著。对于反熔丝FPGA而言，这种矛盾更为突出。二维结构的大容量FPGA的可编程逻辑阵列在平面上的延伸，导致布线路径越来越长，由于反熔丝单元本身具有明显的寄生电阻和寄生电容，故反熔丝FPGA的性能受到负面影响的程度比其它类型无明显寄生效应FPGA的性能受负面影响的程度更突出。此外，反熔丝需要高压编程，耐高压的特性决定了反熔丝单元本身及编程电路中的高压器件尺寸不宜太小，其随工艺改进而按比例缩小的程度也就有限。在有限面积的二维平面内，反熔丝FPGA比以SRAM结构为代表的其它类型FPGA在容量扩充方面受限更明显。因此，要实现大容量、高性能的反熔丝FPGA，在架构上创新显得尤为重要。

随着电子信息技术的飞速发展，系统的复杂度越来越高，电路的规模越来越大，系统对性能的要求也越来越高，为了适应系统需求的不断提升，三维集成电路应运而生并得到了迅猛发展，以多芯片封装集成为代表的三维封装技术日趋广泛和成熟，以单芯片为载体的片内高密度三维电路集成技术也备受关注并获得了较好的发展。

基于三维集成技术，对反熔丝FPGA进行架构创新，构建三维反熔丝FPGA是解决大容量、高性能反熔丝FPGA设计瓶颈问题的有效解决方案。首先，将反熔丝FPGA由二维扩展到三维，便可在有限的面积内纵向发展，从而破解容量限制，增大反熔丝FPGA设计的规模；其次，三维反熔丝FPGA的可编程逻辑模块更加紧凑，在三维空间上布线资源更加丰富，逻辑模块间的互联更加便捷灵活，实际应用的互联线布线长度因三维化分布而变相缩短，故相比传统二维结构FPGA，其在速度性能上能得到显著提升。

目前已有的集成电路三维集成技术主要分为多芯片片间三维化封装集成和单芯片片内三维化电路集成两类。如果三维反熔丝FPGA采用多芯片片间三维化封装集成，则芯片间是基于芯片管脚进行连接，位于不同芯片内的可编程逻辑模块间需要经过I/O电路和芯片管脚桥接建立互联，而桥接性互联会带来额外的寄生效应，因此该技术虽能有效提高FPGA的规模，但并不能显著提升FPGA的性能。如果三维反熔丝FPGA采用单芯片片内三维化电路集成，则可编程逻辑模块间无需经过片间桥接而在片内直接互联，从而在提升FPGA规模的同时能有效确保FPGA性能的充分提升。多芯片片间三维化封装集成仅侧重于简单扩容，而单芯片片内三维化电路集成涉及本质性的架构创新，兼顾了扩容和性能提升。