[发明专利]一种柔性离体微沟道微电极阵列集成芯片及其制备方法和用途

权利要求书

1.一种柔性离体微沟道微电极阵列集成芯片，其特征在于，包括：柔性基底、微电极、引线、多个焊盘和绝缘层；

其中，多个所述微电极以阵列形式植于所述柔性基底上并突出于所述柔性基底的上表面；所述微电极均通过引线连接到处于所述柔性基底边缘的多个焊盘；所述引线的表面覆盖有绝缘层；

所述柔性基底内设有微沟道，所述微沟道的第一端口位于所述柔性基底的上表面，与外界连通，第二端口位于所述柔性基底的侧面，与外界连通。

2.如权利要求1所述的柔性离体微沟道微电极阵列集成芯片，其特征在于，所述微电极按照8×8的阵列排布；

优选地，所述微电极均为铂电极和/或金电极；

优选地，所述微电极为圆柱形；

优选地，所述微电极的直径为10～30微米；

优选地，相临所述微电极之间的间距为100～200微米。

3.如权利要求1或2所述的柔性离体微沟道微电极阵列集成芯片，其特征在于，所述柔性基底包括聚二甲基硅氧烷基底；

优选地，所述引线包括金属导线或金属氧化物导线，优选金导线、铂导线、氧化钛导线和铟锡氧化物导线中的任意一种或至少两种的组合；

优选地，所述焊盘包括金属焊盘或金属氧化物焊盘，优选金焊盘、铂焊盘、氧化钛焊盘和铟锡氧化物焊盘中的任意一种或至少两种的组合；

优选地，所述绝缘层包括有机绝缘层，优选SU8层、聚酰亚胺层和聚对二甲苯层中的任意一种或至少两种的组合。

4.如权利要求1～3任一项所述的柔性离体微沟道微电极阵列集成芯片，其特征在于，所述微沟道为L型通道；

优选地，所述L型通道的横向长度为2～3厘米；纵向深度为0.1～0.2厘米；

优选地，所述微沟道的数量为4个，且在所述柔性基底内互不连通；

优选地，所述微沟道的内径为500～5000微米；

优选地，所述微沟道沿所述柔性基底的几何中心点对称排列。

5.如权利要求1～4任一项所述的柔性离体微沟道微电极阵列集成芯片，其特征在于，所述微电极表面覆盖有导电纳米涂层；

优选地，所述导电纳米涂层包括铂黑。

6.一种如权利要求1～5任一项所述的柔性离体微沟道微电极阵列集成芯片的制备方法，其特征在于，包括如下步骤：

(1)在柔性基底形成微孔道，使得所述微沟道的第一端口位于所述柔性基底的上表面，与外界连通，第二端口位于所述柔性基底的侧面，与外界连通。

(2)在步骤(1)所得柔性基底的上表面进行光刻显影，沉积导电材料，得到微电极阵列、引线和焊盘；

(3)在引线表面覆盖一层绝缘层；

(4)将所述柔性基底表面的微沟道末端打通，使之与外界连通。

7.如权利要求6所述的柔性离体微沟道微电极阵列集成芯片的制备方法，其特征在于，步骤(1)所述在柔性基底形成微孔道的方法包括：

(1.1)在石英衬底的表面涂一层光刻胶，光刻显影后得到微沟道模型；

(1.2)用所述柔性基底的材料淹没并填平微沟道模型，固化后，分离，得到微沟道暴露于表面的柔性基底；

(1.3)将步骤(1.2)所得柔性基底上微沟道暴露的一面与另一柔性基底片粘合。

8.如权利要求6或7所述的柔性离体微沟道微电极阵列集成芯片的制备方法，其特征在于，步骤(2)具体包括：在步骤(1)所得柔性基底的上表面涂一层光刻胶，利用掩膜版进行光刻显影，将微电极阵列、引线和焊盘的图案转移到所述光刻胶上，在所述图案对应的位置表面分别沉积微电极阵列、引线和焊盘对应的材料，除去光刻胶，得到微电极阵列、引线和焊盘；

优选地，所述沉积材料的厚度为200～300纳米；

优选地，所述沉积微电极阵列、引线和焊盘对应的材料之前还包括：在所述图案表面溅射一层钛种子层；

优选地，所述钛种子层的厚度为30～50纳米。