[发明专利]晶体管及其形成方法、半导体器件

说明书

本发明提供了一种晶体管及其形成方法、半导体器件。由于晶体管的栅极介质层在不同区域具有不同的厚度，即栅极介质层对应栅极导电层和源区/漏区的交叠区域的平均厚度大于栅极介质层对应沟道区域的平均厚度，因此，不仅能够确保晶体管的开关性能，并且还有利于改善晶体管的栅感应漏电电流(GIDL)，从而可进一步提高具有该晶体管的半导体器件的可靠性。

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法，以及一种半导体器件。

背景技术

随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，对应的栅极介质层的厚度也越来越薄，由于薄的栅极介质层而带来的器件可靠性能的问题也日益突出。

具体的说，由于晶体管器件越来越薄，晶体管在关闭状态下或等待状态下所产生的栅感应漏电电流(gate-induced drain leakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。同时，由于栅诱导漏极泄露电流(GIDL)，它严重的制约了栅极介质层厚度的缩小，进而也限制了晶体管的尺寸无法进一步缩减。

可见，随着集成电路的集成度的增加，晶体管特征尺寸的不断缩减，如何降低器件的漏电流已经成为了高密度、低功耗的半导体技术的一个关键问题。

发明内容

本发明的目的在于提供一种晶体管的形成方法，使所形成的晶体管具有较小的漏电流。

本发明提供的晶体管的形成方法包括：

提供一衬底，所述衬底中具有一用于形成源区的第一区域和一用于形成漏区的第二区域；

形成一栅极沟槽在所述衬底中，并利用所述栅极沟槽分隔所述第一区域和所述第二区域，所述衬底中沿着所述栅极沟槽底部的部分用于构成晶体管的内埋沟道区域；

形成一栅极介质层在所述衬底的所述栅极沟槽上，以覆盖所述沟道区域，并延伸覆盖所述第一区域和所述第二区域在所述栅极沟槽内的侧面；其中，所述栅极介质层中覆盖所述沟道区域的部分构成第一层部，所述栅极介质层中覆盖所述第一区域和所述第二区域的部分构成第二层部，所述第二层部的平均厚度大于所述第一层部的平均厚度；以及，

形成一栅极导电层在所述衬底的所述栅极介质层上并形成在所述栅极沟槽内，所述栅极导电层从所述栅极介质层的所述第一层部延伸至所述第二层部，以使所述栅极导电层分别与所述第一区域和所述第二区域均具有一交叠区域。

可选的，在形成所述栅极沟槽之前，还包括：对所述衬底执行离子注入工艺，以在所述衬底的所述第一区域和所述第二区域中均形成一掺杂区，所述掺杂区从所述衬底的顶表面向所述衬底的内部延伸；以及，

在形成所述栅极沟槽之后，利用所述栅极沟槽分隔所述第一区域和所述第二区域，并使位于所述第一区域中的掺杂区构成所述源区，位于所述第二区域中的掺杂区构成所述漏区。

可选的，所述栅极介质层的形成方法包括：

执行至少两次倾斜离子注入工艺，以在所述栅极沟槽靠近开口部的侧壁上形成变异区；其中，所述两次倾斜离子注入工艺是在所述第一区域与所述第二区域之间分别以偏向相反的方向执行离子注入，以在所述栅极沟槽靠近所述第一区域的侧壁上和所述栅极沟槽靠近所述第二区域的侧壁上均形成所述变异区；以及，

执行氧化工艺，以形成所述栅极介质层在所述栅极沟槽的底壁和侧壁上；其中，所述栅极介质层中非对应所述变异区的部分具有第一厚度，所述栅极介质层中对应所述变异区的部分具有第二厚度，并且，所述栅极沟槽对应所述变异区的部分的氧化速率大于所述栅极沟槽非对应所述变异区的部分的氧化速率，以使所述第二厚度大于所述第一厚度。