[发明专利]掉电控制方法、装置、设备及介质

说明书

本发明实施例提供了一种掉电控制方法、装置、设备及介质。该方法包括：在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。

技术领域

本发明涉及电源管理技术领域，尤其涉及一种掉电控制方法、装置、设备及介质。

背景技术

芯片是电子设备中配置的一种常见的元器件。随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，功耗增加将导致芯片发热量的增大和可靠性的下降。为了降低芯片的功耗，在芯片设计过程中通常采用低功耗设计，例如：如果短时间内不需要CPU(Central Processing Unit，中央处理器)进行操作，那么就对CPU进行掉电处理。

然而，CPU掉电之后需要重新加载代码才能够恢复工作，并且需要在对CPU进行掉电处理之前记录CPU的状态信息，以便于再次上电时CPU能够恢复掉电之前的状态。相关技术中，将代码和状态信息存储在TCM(Tightly Coupled Memory，一个固定大小且紧密地耦合至CPU的高速缓存)中，便于CPU快速地访问TCM存储的代码和状态信息。正是由于TCM中存储有代码和状态信息，所以低功耗设计时对TCM中存储有代码和状态信息的存储单元通常不做掉电处理，即保持带电状态，从而TCM中的代码和状态信息不会因为掉电而遗失。便于CPU再次上电时利用TCM中的代码和状态信息快速恢复到工作状态。虽然对TCM中的部分存储单元(即存储有代码和状态信息的存储单元)保持带电状态能够在CPU上电时快速恢复工作状态，但是TCM中保持带电状态的存储单元仍然增加了芯片在进入低功耗状态下的功耗。

发明内容

本发明实施例提供了一种掉电控制方法、装置、设备及介质，以降低芯片功耗。

第一方面，本发明实施例提供了一种掉电控制方法，所述方法包括：

在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，所述第一带电存储模块在所述CPU处于掉电状态期间保持带电；

将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元；

对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，所述可用存储单元为所述第二带电存储模块中除所述部分存储单元外剩余的存储单元。

可选地，在确定CPU满足掉电条件时，将所述CPU的掉电信息存储到第一带电存储模块，包括：

在确定CPU满足掉电条件时，启动DMA控制器；

通过所述DMA控制器将所述掉电信息存储到所述第一带电存储模块。

可选地，将所述掉电信息的存储地址信息存储到第二带电存储模块包括的部分存储单元，包括：

将所述掉电信息的存储地址信息和所述DMA控制器的启动信息存储到所述第二带电存储模块包括的部分存储单元；

对所述CPU以及所述第二带电存储模块包括的可用存储单元进行掉电处理，包括：

对所述CPU、所述DMA控制器以及所述第二带电存储模块包括的可用存储单元进行掉电处理。

可选地，所述方法还包括：

在确定所述CPU满足上电条件时，从所述第二带电存储模块包括的部分存储单元中读取所述掉电信息的存储地址信息；

根据所读取的存储地址信息，将所述掉电信息从所述第一带电存储模块搬移到所述第二带电存储模块；