[发明专利]具有抗振铃模块电路的Buck型DC/DC转换器电路

权利要求书

1.具有抗振铃模块电路的Buck型DC/DC转换器电路，其特征是：至少包括：抗振铃模块电路（101）、逻辑驱动电路（102）、功率MOS管（103）、LC滤波电路和负载（104），LC滤波电路和负载（104）电连接在功率MOS管（103）的输出端，抗振铃模块电路（101）通过逻辑驱动电路（102）和功率MOS管（103）电连接；

所述的抗振铃模块电路（101）和逻辑驱动电路（102）之间至少包括电连接的过零比较信号ZCD检测端和模式选择信号Mode端；

所述的抗振铃模块电路（101）包括振荡器时钟模块（101_1）、电荷泵模块（101_2）、高压电平转移模块（101_3）和高压NMOS管MSW；所述的振荡器时钟模块（101_1）、电荷泵模块（101_2）、高压电平转移模块（101_3）和高压NMOS管MSW依次电连接；所述抗振铃模块电路中的所述高压电平转移模块（101_3）与所述逻辑驱动电路（102）电连接；

所述振荡器时钟模块（101_1）产生时钟信号，提供给电荷泵模块（101_2）作为参考时钟输入，电荷泵模块（101_2）用于完成对输入电压的升压；

所述电荷泵模块（101_2）至少包括：死区时间电路（101_21）和充电泵电路（101_22），死区时间电路（101_21）包括4个反相器和两个二输入与非门，两个二输入与非门的第一与非门输出与第二与非门输入端电连接，第二与非门输出与第一与非门输入端电连接；第一与非门输出经第三反相器与充电泵电路（101_22）的电容C1一端电连接，第二与非门输出经第四反相器与充电泵电路（101_22）的电容C2一端电连接；第一与非门另一输入端与第一反相器输出端电连接，第二与非门另一输入端与第二反相器输出端电连接，第二反相器输入端与第一反相器输出端电连接，第一反相器输入端与时钟方波信号CLK电连接；充电泵电路（101_22）包括4个MOS管M1、M2、M3、M4，电容C1和电容C2，4个MOS管M1、M2、M3、M4构成充电泵电路，充电泵电路输出端通过电容C2接第四反相器输出，充电泵电路输入端通过电容C1接第三反相器输出，充电泵电源端是VG和VX；高压NMOS管MSW的漏极与Buck电路中两个功率MOS管连接点的电压SW端电连接，高压NMOS管MSW的源极与电压V_X电连接，高压NMOS管MSW的栅极与高压电平转移模块（101_3）的输出端电连接；

所述第三反相器的输出为CLKX1，第四反相器的输出为CLK1；充电泵电路（101_22）中CLKX1连接电容C1的一端，CLK1连接电容C2的一端； 电容C1另一端分别连接M1和M3的漏端、M2和M4的Gate端，电容C2另一端分别连接M2和M4的漏端、M1和M3的Gate端；M1和M2的源端连接DC/DC转换器的外接PIN脚VX，PIN脚VX与DC/DC转换器输出电压VOUT相连,M3和M4的源端连接电荷泵升压后的电压VG；M1和M2为增强型NMOS管，M3和M4为增强型PMOS管。

2.根据权利要求1所述的具有抗振铃模块电路的Buck型DC/DC转换器电路，其特征是：所述振荡器时钟模块（101_1）输出稳定时钟信号CLK，经过死区时间电路（101_21）得到时钟信号CLK1和CLKX1，用于在完成充电泵电路（101_22）的过程中，防止M1或M2误打开将能量释放掉；当CLKX1由高电平变为低电平时，CLK1即由低电平变为高电平；由于电容C1两端电压不能突变，将M3的漏端和M1的漏端的连接点定义为B点，B点电压为低即M2为关断状态，而M4为导通状态；电容C2两端电压亦不能突变，将M4的漏端和M2的漏端的连接点定义为A点，A点电压为高即M1为导通状态，而M3为关断状态，此时A点电压近似等于VDD，VDD为死区时间电路中反相器和与非门连接的供电电压，则VG等于VDD；当CLKX1由低电平变为高电平时，CLK1即由高电平变为低电平；由于电容C2两端电压不能突变，A点电压为低即M1为关断状态，而M3为导通状态；电容C1两端电压亦不能突变，B点电压为高即M2为导通状态，而M4为关断状态，此时B点电压抬升，则VG 也被抬升；最终经过多个周期循环往复地调节，可以得到电荷泵的输出电压V_G＝VDD+V_X；高压电平转移模块（101_3）使能时，高压NMOS管MSW的Gate端电压为V_G＝VDD+V_X，源端电压为V_X，则高压NMOS打开，强制SW和VX相等，SW为Buck电路中两个功率MOS管连接点的电压，SW也是高压NMOS管MSW的漏端电压；而当高压电平转移模块（101_3）不使能时，高压NMOS管MSW的Gate端和源端电压都等于VX，高压NMOS关断，SW和VX无关。