[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括衬底、凸出于所述衬底上的分立的鳍部、以及位于所述鳍部上的沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层，所述沟道叠层的数量为一个或多个，且所述鳍部和沟道层的材料为SiGe；

形成横跨所述沟道叠层的伪栅层，所述伪栅层覆盖所述沟道叠层的部分顶部和部分侧壁；

依次刻蚀所述伪栅层两侧的沟道叠层和鳍部，在所述沟道叠层内形成顶部凹槽，在所述鳍部内形成露出所述衬底且与所述顶部凹槽相贯通的底部凹槽；

在所述底部凹槽中形成半导体层，所述半导体层的导热系数大于SiGe的导热系数，所述半导体层和所述底部凹槽侧壁的鳍部相接触；

形成所述半导体层后，在所述顶部凹槽中形成掺杂外延层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体层的材料为Si或SiC。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述掺杂外延层后，还包括：在所述伪栅层露出的基底上形成层间介质层，所述层间介质层露出所述伪栅层顶部；

去除所述伪栅层，在所述层间介质层内形成露出所述沟道叠层的栅极开口；

去除所述栅极开口露出的牺牲层；

在所述栅极开口内形成填充满所述栅极开口的全包围金属栅极结构。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述伪栅层后，依次刻蚀所述伪栅层两侧的沟道叠层和鳍部之前，还包括：在所述伪栅层的侧壁形成侧墙；

形成所述顶部凹槽和底部凹槽的步骤中，以所述侧墙为刻蚀掩膜，刻蚀所述伪栅层两侧的沟道叠层和鳍部；

所述沟道叠层的数量为一个，形成所述顶部凹槽之后，形成所述底部凹槽之前，还包括：沿垂直于所述侧墙侧壁的方向刻蚀部分牺牲层，使所述沟道层、鳍部、侧墙和剩余牺牲层围成沟槽，所述沟槽与所述顶部凹槽相贯通，且沿垂直于所述侧墙侧壁的方向，所述沟槽深度小于所述侧墙厚度；在所述沟槽中形成阻挡层；

或者，

所述沟道叠层的数量为多个，形成所述顶部凹槽之后，形成所述底部凹槽之前，还包括：沿垂直于所述侧墙侧壁的方向刻蚀部分牺牲层，使所述鳍部、与所述鳍部相邻的沟道层、侧墙和剩余牺牲层围成第一沟槽，使相邻沟道层、位于所述相邻沟道层之间的剩余牺牲层和侧墙围成第二沟槽，所述第一沟槽、第二沟槽与所述顶部凹槽相贯通，且沿垂直于所述侧墙侧壁的方向，所述第一沟槽和第二沟槽的深度小于所述侧墙的厚度；在所述第一沟槽和第二沟槽中形成阻挡层。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为SiN、SiON、SiBCN或SiCN。

6.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述阻挡层的工艺为原子层沉积工艺或低压化学气相沉积工艺。

7.如权利要求4所述的半导体结构的形成方法，其特征在于，所述沟道叠层的数量为一个，沿垂直于所述侧墙侧壁的方向，所述沟槽的深度为3nm至7nm；或者，

所述沟道叠层的数量为多个，沿垂直于所述侧墙侧壁的方向，所述第一沟槽和第二沟槽的深度为3nm至7nm。

8.如权利要求4所述的半导体结构的形成方法，其特征在于，沿垂直于所述侧墙侧壁的方向刻蚀部分牺牲层的步骤包括：采用湿法刻蚀工艺，刻蚀部分牺牲层。

9.如权利要求3所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料为Si。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述栅极开口露出的牺牲层的步骤包括：采用湿法刻蚀工艺刻蚀所述牺牲层，所述湿法刻蚀工艺所采用的刻蚀溶液为四甲基氢氧化铵溶液。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构为PMOS晶体管。