[发明专利]一种基于FPGA的UFMC系统载波频率同步方法

权利要求书

1.一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，使用一个UFMC(Universal Filter Multi-Carrier，通用滤波多载波)符号作为训练序列，训练序列中必须包含m≥2部分相同的符号；整个频偏估计过程通过小数倍频偏和整数倍频偏共同完成；通过训练序列前后两相同数据部分的自相关得到小数倍频偏，将小数倍频偏补偿后的训练序列估计与本地训练序列相乘并做FFT(fast Fourier transform，快速傅立叶变换)求得整数倍频偏；

整个频偏估计过程具体包括以下步骤：

S1：基于FPGA(Field－Programmable Gate Array，现场可编辑门阵列)小数倍频偏估计的实现：在接收端，通过数据分流把训练序列单独分离出来，使用计数的方式提取出训练序列中用于频偏估计的两部分数据并对其做延时相关，累加，估计出小数倍频偏；

小数倍频偏估计f_A表达式为：

其中，L表示滤波器的长度，N表示系统中所有子载波的总数，r₀(k)表示接收到的训练序列符号，为r₀(k)的共轭，k表示时间索引；由于angle求得的角度范围是(-π,π]，所以(1)式求得小数倍频偏估计的范围为(-1,1]；

S2：基于FPGA整数倍频偏估计的实现：将进行小数倍频偏补偿后的训练序列与本地序列相乘，依次经过2N点FFT变换，其中N表示系统中所有子载波的总数；提取偶数倍子载波上的数据，幅值简化，比较最大值，确定整数倍频偏估计。

2.根据权利要求1所述的一种基于FPGA的UFMC系统载波频率同步方法，其特征在于，所述步骤S2具体包括：在接收端重构不存在频偏的训练序列p(k)，使经过小数倍频偏补偿后的训练序列r′₀(k)与p(k)的共轭p^*(k)相乘得q(k)，q(k)的表达式为：

q(k)＝r′₀(k)·p^*(k) (2)

接着对q(k)做补零至2N点并进行FFT变换得Q(n)，Q(n)的表达式为

其中，Q(n)表示q(k)的2N点FFT变换，n表示频域索引；

取偶数倍子载波上的数据得Q′(n)，则整数倍频偏估计f_B为

其中，Q′(n)表示取N点偶数子载波上的数据后得到的表达式；由(4)式可看出，整数倍频偏的估计范围为[0,N-1]。