[发明专利]AI芯片高速传输架构、AI运算板卡及服务器

权利要求书

1.一种AI芯片高速传输架构，其特征在于，所述AI芯片高速传输架构包括多个AI芯片和多个高速连接器，所述AI芯片包括两个SERDES接口，相邻的两个AI芯片通过SERDES接口耦接高速连接器实现互连，构成双向串行互连架构；所述AI芯片的两个SERDES接口中的一个用于与上一级AI芯片进行数据通信，另一个用于与下一级AI芯片进行数据通信。

2.根据权利要求1所述的AI芯片高速传输架构，其特征在于，所述高速连接器是可插拨的高速信号连接器。

3.根据权利要求2所述的AI芯片高速传输架构，其特征在于，所述高速连接器包括EdgeLine CoEdge连接器。

4.根据权利要求1所述的AI芯片高速传输架构，其特征在于，所述AI芯片包括ASIC处理芯片。

5.根据权利要求4所述的AI芯片高速传输架构，其特征在于，所述AI芯片包括张量处理单元TPU。

6.根据权利要求1所述的AI芯片高速传输架构，其特征在于，所述SERDES接口包括上行方向和下行方向的传输通道。

7.根据权利要求6所述的AI芯片高速传输架构，其特征在于，所述上行方向和下行方向的传输通道分别包括20路传输通道。

8.根据权利要求7所述的AI芯片高速传输架构，其特征在于，所述传输通道的单通道传输速率为10Gbps。

9.一种AI运算板卡，其特征在于，所述AI运算板卡包括PCIE接口、接口桥接电路以及如权利要求1-8任一项所述的AI芯片高速传输架构；所述PCIE接口用于连接主机PCIE插槽，所述接口桥接电路一端耦接所述PCIE接口，另一端通过高速连接器连接至所述AI芯片高速传输架构，用于将PCIE接口转换为与所述AI芯片高速传输架构适配的SERDES接口；还包括分别对所述AI芯片高速传输架构中多个AI芯片进行供电的多个电源管理模块。

10.根据权利要求9所述的AI运算板卡，其特征在于，所述PCIE接口用于将主机CPU发送的待运算数据转发给所述接口桥接电路。

11.根据权利要求10所述的AI运算板卡，其特征在于，所述接口桥接电路用于将主机发送的待运算数据经由SERDES接口发送给所述AI芯片高速传输架构中多个AI芯片进行运算处理。

12.根据权利要求11所述的AI运算板卡，其特征在于，所述接口桥接电路还用于接收所述多个AI芯片返回的运算结果数据，并经由PCIE接口传输给主机CPU。

13.根据权利要求9所述的AI运算板卡，其特征在于，所述接口桥接电路还用于控制所述多个电源管理模块的上电时序。

14.一种服务器，其特征在于，包括：

主机，其包括PCIE插槽；以及

连接所述主机的PCIE插槽的如权利要求9-13任一项所述的AI运算板卡。