[发明专利]单晶硅的提拉方法

说明书

本发明提供一种单晶硅的提拉方法。输入石英坩埚的内径数据（R₁）及热屏蔽板（23）的下端与硅熔液（13）的液面之间的间隙的指定值。计算每单位时间提拉出的单晶（15）的体积，并根据石英坩埚的内径数据（R₁）及与每单位时间提拉出的单晶（15）的体积相当的硅熔液（13）的减少量（ΔMw）计算石英坩埚的上升量（ΔC）。测定使石英坩埚（12）上升之后的间隙并与间隙的指定值进行比较，当与间隙的指定值不一致时，校正石英坩埚（12）的上升量。根据该校正量计算石英坩埚的内径数据（R₂）。考虑计算出的内径数据（R₂）来校正石英坩埚的内径数据（R₁），根据已校正的石英坩埚的内径数据提拉单晶（15）。

技术领域

本发明涉及一种通过切克劳斯基法（以下称为CZ法）提拉单晶硅的方法。更详细而言，涉及一种在通过CZ法提拉单晶硅时，通过更高精度地控制提拉条件来提拉出优质的单晶的单晶硅的提拉方法。

背景技术

在单晶硅的提拉方法中，称为CZ法的单晶提拉方法在工业上被广泛地采用。CZ法是下述方法：在用加热器加热熔解填充于石英坩埚内的多晶硅等之后，在该熔液的表面浸渍籽晶，通过一边使浸渍于硅熔液的籽晶和石英坩埚旋转，一边向上方提拉籽晶来生长与籽晶具有相同晶体取向的单晶。

在单晶硅的制造中，存在发生被称为原生（Grown-in）缺陷的在晶体生长时被导入的晶体缺陷的问题。在原生缺陷中，主要可以举出3种，即，由晶体原生粒子（CrystalOriginated Particle，以下，称为COP。）、成为氧化诱生堆垛层错缺陷（Oxidation inducedStacking Fault、以下，称为OSF。）的核心的氧析出物的微小缺陷、或侵入型位错（Interstitial-type Large Dislocation、以下，称为L/D。）。这种晶体缺陷成为使电源器件的特性劣化的原因。例如，若在对单晶硅施加切片加工等而获得的晶圆表面上存在COP，则电源器件的布线工序中会产生高低差，而成为断线的原因。而且也成为元件分离部分中泄漏等的原因，降低产品的成品率。

近年来，随着半导体电路的高集成化和微细化的发展，希望生长这种晶体缺陷少、质量更高的单晶。为了生长这种无缺陷的单晶硅，在生长单晶时必须非常高精度地控制其提拉条件。尤其是在将单晶硅的生长速度设为V（mm/分）、将硅熔液与单晶硅的固液界面附近的轴向温度梯度设为G（℃/mm）时，控制V/G最为重要。关于控制V/G，通常通过使G恒定，从而作为V的函数进行控制。

控制G的主要因素为，生长装置中所具备的热屏蔽板与存储在石英坩埚内的硅熔液的液面之间的距离（以下，称为间隙），因此，为了使G恒定，需要将提拉过程中的间隙保持恒定。然而，存储在坩埚内的硅熔液随着单晶的提拉而减少，且硅熔液的液面也随之下降，因此，为了始终保持间隙恒定，在提拉单晶硅的过程中，需要在提拉单晶的同时使石英坩埚也以指定的速度上升。

迄今为止，石英坩埚的上升速度的控制采用了如下方法，即，根据每单位时间提拉出单晶硅的直径及提拉长度计算每单位时间提拉出的单晶硅的体积，将其作为每单位时间的石英坩埚内的硅熔液的减少量，并根据该熔液的减少量和假定始终恒定的坩埚的内径计算每单位时间的硅熔液的液面位置变化量的方法。但是，实际上坩埚内径随着硅熔液的余液量的变化等而时刻变动，因此，即使根据上述方法控制石英坩埚的上升速度，也产生间隙不恒定的问题。为了解决这种问题，公开有如下方法，即，使用线性传感器来捕捉在映现于熔液表面的辐射屏幕的一部分中确定的基准点及该基准点相对于熔液面的反射像，并根据该基准点与该基准点的反射像的分离尺寸来测定熔液面的水平（level）的方法（例如，参考文献1：日本特开昭63-281022号（权利要求1）。）。并且，公开有下述方法：使用CCD相机检测从熔液面反射的防辐射筒下表面的特定部位的映射的位移，将坩埚轴控制在垂直方向上，以使位移量不超出阈值（例如，参考文献2：日本特开平7-277879号（权利要求4，[0008]段）。）。