[发明专利]半导体器件芯片结构及其制备方法在审
申请号: | 201810212303.8 | 申请日: | 2018-03-14 |
公开(公告)号: | CN110277733A | 公开(公告)日: | 2019-09-24 |
发明(设计)人: | 曼玉选;祁琼;彭岩;刘素平;马骁宇 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H01S5/22 | 分类号: | H01S5/22;H01S5/32 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 100083 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制备 半导体器件芯片 半导体外延片 脊形台面 去除 电绝缘介质层 半导体器件 电绝缘介质 光刻胶掩膜 周期性结构 器件性能 掩蔽区域 注入窗口 外延层 脊形 刻蚀 无光 显影 沉积 曝光 | ||
1.一种半导体器件芯片结构的制备方法,包括以下步骤:
在半导体外延片上形成光刻胶掩膜,并通过曝光后显影形成周期性结构;
刻蚀去除无光刻胶掩蔽区域的部分外延层,在半导体外延片上形成脊形台面结构;
在形成有脊形台面结构的所述半导体外延片的表面上沉积电绝缘介质层;
去除所述脊形台面上的光刻胶及光刻胶上的电绝缘介质,制作出电流注入窗口;以及
在半导体外延片上形成P型电极和N型电极,由此完成半导体器件芯片结构的制备。
2.根据权利要求1所述的半导体器件芯片结构的制备方法,其中,在所述在半导体外延片上形成光刻胶掩膜,并通过曝光后显影形成周期性结构的步骤和所述刻蚀去除无光刻胶掩蔽区域的部分外延层,在半导体外延片上形成脊形台面结构的步骤之间,还包括:对曝光和显影后的外延片进行烘焙。
3.根据权利要求1所述的半导体器件芯片结构的制备方法,其中,所述在半导体外延片上形成光刻胶掩膜,并通过曝光后显影形成周期性结构的步骤包括以下子步骤:
清洗半导体外延片并烘干;
将光刻胶涂覆在清洗、烘干之后的所述外延片上,并通过光刻曝光显影将光刻版图复制转移到外延片的上表面形成周期性结构;以及
对形成有所述周期性结构后的所述外延片进行坚膜。
4.根据权利要求1所述的半导体器件芯片结构的制备方法,其中,所述光刻胶为负性光刻胶或反转光刻胶,光刻胶掩膜的厚度为3.0~5.0μm,所述脊形台面的宽度为2~150μm;所述电绝缘介质层的厚度为所述光刻胶掩膜厚度的3%~8%,生长电绝缘介质层的温度低于光刻胶掩膜所需要坚膜的温度。
5.根据权利要求1所述的半导体器件芯片结构的制备方法,其中,采用有机溶剂去除所述脊形台面上的电绝缘介质,制作出电流注入窗口,所述有机溶剂为丙酮和异丙醇。
6.根据权利要求1所述的半导体器件芯片结构的制备方法,其中,所述半导体外延片由下而上依次包括:一衬底、一缓冲层、一下限制层、一下波导层、一有源层、一上波导层、一上限制层以及一欧姆接触层。
7.根据权利要求6所述的半导体器件芯片结构的制备方法,其中,在刻蚀去除无光刻胶掩蔽区域的部分外延层,在半导体外延片上形成脊形台面结构的步骤中,采用干法或湿法刻蚀依次刻蚀外延片上表面的欧姆接触层、上限制层和上波导层,且所述上波导层未完全刻蚀穿,由此形成脊形台面结构。
8.根据权利要求6所述的半导体器件芯片结构的制备方法,其中,所述衬底为GaAs材料;所述P型电极为Ti/Pt/Au金属层,所述N型电极为Au/Ge/Ni金属层;所述电绝缘介质的材质为二氧化硅,采用的沉积工艺为电感耦合增强等离子体沉积法,沉积温度为90℃。
9.一种半导体器件芯片结构,其采用如权利要求1至8中任一项所述的制备方法制备而成。
10.根据权利要求9所述的半导体器件芯片结构,其中,所述半导体器件为半导体激光器、半导体发光二极管或半导体探测器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810212303.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有高介电常数限制孔的VCSEL器件及其制备方法
- 下一篇:一种防雷装置