[发明专利]宽电压范围输入接口有效
申请号: | 201810213781.0 | 申请日: | 2018-03-15 |
公开(公告)号: | CN108631769B | 公开(公告)日: | 2023-06-16 |
发明(设计)人: | 恩斯特·T·施特罗;斯蒂凡·N·马斯托维奇 | 申请(专利权)人: | 天工方案公司 |
主分类号: | H03K19/0185 | 分类号: | H03K19/0185;H03K19/003 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 于小宁 |
地址: | 美国马*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电压 范围 输入 接口 | ||
1.一种集成电路,包括:
输入端子,所述输入端子被配置为接收输入信号;
参考电压节点,所述参考电压节点被配置为提供控制电压;以及
传输晶体管,所述传输晶体管包括耦合到第一节点的第一端子,耦合到所述参考电压节点的控制端子以及耦合到所述输入端子的第二端子,所述控制电压具有足以允许信号从所述第二端子传输到所述第一端子的控制电压电平,
所述传输晶体管被配置为响应于低于第一电压电平的所述输入信号的电压电平而将所述输入信号线性地传输到所述第一节点,并且被配置为响应于高于所述第一电压电平的所述电压电平而将所述输入信号的电压受限版本传输到所述第一节点,并且
所述传输晶体管是具有高漏极至源极击穿电压的横向扩散金属氧化物半导体场效应晶体管,所述第一端子是源极端子,所述第二端子是漏极端子,以及所述控制端子是栅极端子。
2.如权利要求1所述的集成电路,
其中,所述输入信号低于所述第一电压电平导致所述传输晶体管的漏极至源极电压小于所述传输晶体管的栅极至源极电压与所述传输晶体管的阈值电压之间的差值,并且所述输入信号高于所述第一电压电平导致所述传输晶体管的漏极至源极电压大于所述传输晶体管的栅极至源极电压与所述传输晶体管的阈值电压之间的差值。
3.如权利要求1所述的集成电路,其特征在于,所述传输晶体管向所述输入端子提供电容性负载,以及在操作中,最多可忽略不计的直流电流通过所述输入端子流入所述第二端子。
4.如权利要求1所述的集成电路,还包括:
耦合到所述输入端子和所述第二端子的静电放电保护电路,
所述输入端子包括焊盘结构。
5.如权利要求1所述的集成电路,其特征在于,所述输入信号是具有在0V至2V的范围内的电压电平的数字信号,并且所述第一节点上的第二电压电平至多是所述控制电压与所述传输晶体管的阈值电压之间的差值。
6.如权利要求1所述的集成电路,其特征在于,所述输入信号是具有在0V至至少10V的范围内的电压电平的模拟信号,并且所述第一节点上的第二电压电平至多是所述控制电压与所述传输晶体管的阈值电压之间的差值。
7.如权利要求1所述的集成电路,其特征在于,所述第一节点上的信号具有比所述输入端子上的最大可允许电压电平小至少一个数量级的峰值电压电平,并且所述控制电压具有比所述输入端子上的最大可允许电压电平小至少一个数量级的控制电压电平。
8.如权利要求1所述的集成电路,还包括:
阻尼电路,所述阻尼电路被配置为限制所述第一节点上的信号的第二电压电平;以及
比较器电路,所述比较器电路被配置为响应于大于预定电压电平的所述第二电压电平而提供具有第三电压电平的输出信号,并且被配置为响应于小于所述预定电压电平的所述信号的第二电压电平而提供具有第四电平的输出信号。
9.如权利要求8所述的集成电路,其特征在于,所述第二电压电平比所述输入信号的最大可允许电压电平小一个数量级。
10.如权利要求1所述的集成电路,还包括:
参考电压发生器,所述参考电压发生器被配置以产生具有第一直流电压电平的第一参考电压,所述第一直流电压电平对处理、电源电压和温度变化基本不敏感;以及
充电泵,所述充电泵被配置为促进第一参考电压以产生具有基本稳定的直流电压电平的所述控制电压,所述直流电压电平对处理、电源电压和温度变化基本不敏感。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天工方案公司,未经天工方案公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810213781.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:用于FDSOI的电路调谐方案
- 下一篇:量化逻辑之多值幅权变补器