[发明专利]一种基于异构计算的卷积神经网络算法设计实现方法

说明书

本发明方法属于异构计算、图像识别技术领域。具体为一种基于异构计算的卷积神经网络算法设计实现方法。本发明实现的硬件平台是Xilinx ZYNQ‑7020可编程片上SoC，硬件平台内置FPGA和ARM处理器，实现的软件平台为SDSoC，通过将高层中和和软件定义连接框架组合在一起，能够无缝地将HLS的结果连接到软件应用中。本发明首先在PC上设计网络模型和训练网络模型，然后在PC上提取网络模型参数，接着在SDSoC平台快速对卷积神经网络算法进行软硬件代码分区，其中输入数据图像预处理、池化层、分类算法在ARM端实现，将计算量最大的卷积运算映射到FPGA上实现，从而达到系统要求的性能和面积。本发明利用异构平台快速实现卷积神经网络算法的实现，在保证卷积算法的精度条件下，大幅度提升算法的效率和降低了功耗。

技术领域

本发明属于异构计算、图像识别技术领域，具体为一种基于异构计算的卷积神经网络算法设计和实现方法。

背景技术

随着计算能力的提高和科学计算的发展，图像识别技术的应用日益广泛。传统的图像识别技术在面对类别数量大、环境较为复杂的情况时，识别效果往往很难令人满意。基于卷积神经网络的深度学习算法模型成为人工智能领域的研究热点，深度学习系统对比传统的图像识别方法无需进行复杂的图像预处理过程，并且网络可以自行学习归纳特征而无需人工设计特征，其识别效果远远大于传统网络的识别率。

卷积神经网络（Convolutional Neural Network,CNN）受神经科学研究的启发。经过20多年的演变，已成为当前图像识别领域的研究热点，它的权值共享网络结构使之更类似于生物神经网络，降低了网络模型的复杂度，减少了权值的数量。这个优点在网络的输入是多维图像时表现的更为明显，图像可以直接作为网络的输入，避免了传统识别算法中复杂的特征提取和数据重建过程。

在实现卷积神经网络算法模型中，卷积计算占整个算法模型90%的计算量，因此卷积层的高效计算是大幅提升CNN算法模型计算效率的关键，通过硬件加速实现卷积计算是一种有效途径。

当前，普遍以ISA架构为基础的GPU完成卷积神经网络计算的软件实现，取得令人瞩目的高效率和高性能的结果，然而GPU逻辑规模有限，核心利用率低、缓存小，高能耗，难以进入消费者使用的应用领域。FPGA具有高性能并行计算和低功耗的优点，在FPGA上实现卷积神经网络算法是该领域的必然发展方向。

虽然卷积神经网络具有识别率高的优点，但其计算量十分巨大，选用的平台如果不适当，则会影响卷积神经网络算法实现的性能。所以实现卷积神经网络具有很大的挑战，主要包括以下几个方面：

（1）卷积神经网络算法目前还处于研究阶段，若要大规模产业化还需进行大量的算法优化。若要大规模产业化，则需对卷积神经网络算法有非常深入的了解。

（2）FPGA的开发相对于传统PC、单片机的开发有很大不同。FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机的顺序操作有很大区别，造成了FPGA开发难度大。

（3）在FPGA上实现卷积神经网络算法，需要有大量的FPGA工程经验。FPGA在时序上的约束以及跨时钟域的处理都是工程搭建中的难点。

发明内容

本发明方法的目的是寻找一种快速探索出卷积神经网络模型的设计方案，以解决目前卷积神经网络算法在硬件上开发难度大、周期长以及基于GPU、CPU实现卷积神经网络算法功耗大、效率低的问题。

本发明搭建了通用的SDSoC硬件平台，后期可以快速的在此硬件平台上实现相关的图像处理项目。