[发明专利]用于FPGA的FBMC/OQAM调制控制系统及方法、调制器

权利要求书

1.一种用于FPGA的FBMC/OQAM调制控制系统，其特征在于，所述用于FPGA的FBMC/OQAM调制控制系统包括：

OQAM预处理模块，用于完成QAM映射以及奇数偶数信道的交替映射；

综合滤波器组模块，用于分别将奇数信道符号以及偶数信道符号调制成型；

数据延时模块，用于将偶数信道的调制符号延迟1/2个符号时间长度；

加法器模块，用于将两路信道的调制符号叠加，完成FBMC/OQAM信号的调制；

所述综合滤波器组模块包括一个IFFT模块以及一个PPN模块；

IFFT模块使用流水处理模式，输入数据与输出数据均为连续数据，直接使用FPGA芯片厂商提供IP核的流水处理模式或自行编写；

PPN模块，完成重叠因子K取4时的FBMC调制器中的多相滤波网络；通过控制信号生成模块来控制ROM地址以及输出数据有效信号；

所述PPN模块包括6个延时模块、8个乘法器模块、2个加法器模块、4个ROM完成的滤波器系数生成模块以及控制信号生成模块；

滤波器系数由K与IFFT阶数M确定，得到的滤波器系数按K采样并分别存储至4个ROM中，为PPN提供卷积计算使用的滤波器系数；

延时模块，提取K个同一子载波上的数据送至乘法器进行运算，延时深度为M；

实部虚部的运算分别使用4个乘法器与一个四输入加法器完成卷积运算。

2.如权利要求1所述的用于FPGA的FBMC/OQAM调制控制系统，其特征在于，所述数据延时模块由三个延时模块构成，将偶数信道调制的FBMC符号延时半个符号周期输出，延时模块的延时深度为M/2。

3.如权利要求1所述的用于FPGA的FBMC/OQAM调制控制系统，其特征在于，所述加法器模块将两路信道的FBMC符号叠加，输入2路复数信号输出1路复数信号，输出数据长度由符号数量N、IFFT调制阶数M以及重叠因子K确定。

4.一种如权利要求1所述用于FPGA的FBMC/OQAM调制控制系统的用于FPGA的FBMC/OQAM调制控制方法，其特征在于，所述用于FPGA的FBMC/OQAM调制控制方法包括：

步骤一，QAM映射以及奇数偶数信道的交替映射；

步骤二，将奇数信道符号以及偶数信道符号调制成型；

步骤三，偶数信道的调制符号延迟1/2个符号时间长度；

步骤四，两路信道的调制符号叠加，完成FBMC/OQAM信号的调制。

5.如权利要求4所述的用于FPGA的FBMC/OQAM调制控制方法，其特征在于，所述步骤一具体包括：

(1)将输入信号进行QAM调制，得到调制后的复数信号；

(2)将调制后的复数信号的实部和虚部分离；

(3)根据数据输入使能信号控制一位计数器以控制模块输出信号的虚实映射；

(4)计数器值为0时，实部信号由dout_0_r输出，虚部信号由dout_1_i输出；计数器值为1时，实部信号由dout_0_i输出，虚部信号由dout_1_r输出。