[发明专利]CMOS相位插值数控振荡器

说明书

本发明公开了一种CMOS相位插值数控振荡器，主要解决现有相位插值电路和环形数控振荡器调频分辨率低，线性度差的问题。其包括粗调相位插值单元(1)、精调相位插值单元(2)和反相驱动器(3)，精调相位插值单元(2)连接在粗调相位插值单元(1)与反相驱动器(3)之间，反相驱动器(3)的输出端连接到粗调相位插值单元(1)的输入端，构成环形振荡回路；粗调相位插值单元(1)的控制端输入32位粗调控制字，精调相位插值单元(2)的控制端输入64位精调控制字，对回路的振荡频率进行调节。本发明提高了环形数控振荡器的调频分辨率及线性度，且全部电路采用标准单元构建，可用于全数字锁相环集成电路的制作。

技术领域

本发明属于微电子电路技术领域，特别涉及数控振荡器，可用于频率合成的时钟产生电路。

背景技术

随着工艺尺寸的缩小，全数字锁相环逐步成为研究的热点。数控振荡器作为全数字锁相环中最为关键的模块，决定了整个锁相环的性能。传统LC型数控振荡器受限于模拟元件的存在，不利于小尺寸设计，而环形振荡器则在不同工艺尺寸之间具有良好的可移植性。

环形振荡器通常由奇数个反相器单元组成，其工作频率与每一级反相器单元的延迟时间T_D成反比，而T_D由反相器单元的驱动电流和级间电容决定。因此，通过数字输入控制每级反相单元的驱动电流或者输出节点的电容值，就可以改变反相单元的延迟时间。从而实现对振荡器输出频率的数字控制。

通过控制导通的反相器数量或通过传输门控制反相器的节间电容，可以改变反相器单元的延迟时间，从而改变振荡器的工作频率。然而，从时域来看，通过上述方式调整反相器延迟时间，其延迟时间变化量较大，在实际应用中无法满足调频分辨率的要求，此外，上述调频线性度同样无法满足实际要求。而相位插值电路可以在一定程度上提高延迟的分辨率，从而满足调频分辨率的要求。利用三组两两并联的反相器即可构成传统的单级相位插值电路。将两个具有一定相位差的信号IN₁和IN₂分别输入到两组反相器中，其输出再分别经过一级反相器驱动后得到V₁和V₂，此外，将这两个相位差信号IN₁和IN₂分别输入到第三组的两个反相器，并将两个反相器输出节点并联得到输出的相位插值信号V₁₂。这个信号的相位将位于V₁和V₂之间；通过这种方式，可以将延迟分辨率提升2倍。然而，这种插值结构需要仔细考虑反相器的尺寸，才能将V₁₂的相位准确插值于V₁和V₂之间；以上所述为单级相位插值电路，将上述插值结构扩展至多级串联的结构，可以将延迟分辨率进一步提高，理论上来说，每增加一级串联插值结构，可以将分辨率提升二倍。然而，随着串联级数的增加，两个插值反相器的相对尺寸需要更加仔细的设计，因为随着信号在多级间传递，一个边沿错位将对后续插值产生严重的影响。其次，还要保证所有路径具有相同的负载。最后，由于延迟分辨率正比于串联级数，而串联级数增加会导致本征延迟增大，从而导致振荡频率降低。因此，上述结构需要在振荡频率和调频分辨率之间折中。

由此可见，通过改变RC时常数的方法设计数控振荡器，其调频分辨率和线性度无法满足实际需求；而基于传统相位插值结构的数控振荡器，虽说其调频分辨率有一定改善，但需要仔细设计每一级的反相器尺寸及负载才能保证其调频线性度，且无法实现较高的工作频率，因此不能满足全数字锁相环越来越高的性能要求。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种CMOS相位插值数控振荡器，以提升调频的线性度及分辨率，且具有较高的工作频率。

为实现上述目的，本发明包括：

粗调相位插值单元，用于对数控振荡器的振荡周期进行每控制字5ps的调节；

精调相位插值单元，用于对数控振荡器的振荡周期进行每控制字200fs的调节；