[发明专利]负载驱动器中的交错切换

权利要求书

1.一种设备，其包括：

多个阻抗；

多个晶体管对，每个晶体管对连接到所述多个阻抗中对应的一个阻抗，每个晶体管对包括对应的高侧晶体管和对应的低侧晶体管，每个晶体管具有控制输入端，每个晶体管对在第一节点处耦合到对应阻抗的第一端子，并且所述多个阻抗的第二端子被彼此连接以形成切换节点；以及

交错信号晶体管驱动器，其被配置为：

使到所述多个高侧晶体管的控制输入端的单独的延迟高侧信号生效，所述延迟高侧信号相对于彼此被时间延迟；以及

使到所述多个低侧晶体管的控制输入端的单独的延迟低侧信号生效，所述延迟低侧信号相对于彼此被时间延迟；

利用下列项对所述交错信号晶体管驱动器进行编程：至少一个脉冲宽度值，其确定所述延迟高侧信号和所述延迟低侧信号的脉冲长度；至少一个时间延迟值，其确定连续延迟高侧信号中的每个和连续延迟低侧信号中的每个之间的时间延迟；以及至少一个死区时间值，其确定在所述晶体管对中的所述高侧晶体管的操作和所述低侧晶体管的操作之间的死区时间。

2.根据权利要求1所述的设备，其中所述交错信号晶体管驱动器包括：

控制器电路；

多个驱动器；以及

延迟电路，所述延迟电路被连接到所述控制器电路并且经由单独的导体连接到所述多个驱动器中的每个；

所述延迟电路被配置为响应于来自所述控制器电路的第一控制信号，生成所述延迟高侧信号并且将所述延迟高侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器；并且

所述延迟电路被配置为响应于来自所述控制器电路的第二控制信号，生成所述延迟低侧信号并且将所述延迟低侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器。

3.根据权利要求2所述的设备，其中所述延迟电路被配置为针对所述延迟高侧信号和延迟低侧信号中的至少一些中的每个实现时间延迟，并且所述时间延迟在所述延迟电路中是可编程的。

4.根据权利要求1所述的设备，其中所述交错信号晶体管驱动器包括：

多个驱动器；和

控制器电路，其经由单独的导体连接到所述多个驱动器中的每个；

所述控制器电路被配置为生成所述延迟高侧信号，并且将所述延迟高侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器；并且

所述控制器电路被配置为生成所述延迟低侧信号，并且将所述延迟低侧信号中的每个提供给对应的导体以操作连接到该导体的驱动器。

5.根据权利要求4所述的设备，其中所述控制器电路被配置为针对所述延迟高侧信号和延迟低侧信号中的至少一些中的每个实现时间延迟，并且所述时间延迟在所述控制器电路中是可编程的。

6.根据权利要求1所述的设备，其中所述交错信号晶体管驱动器包括：

多个高侧驱动器；

多个低侧驱动器；以及

控制器电路，其经由单独的导体连接到所述高侧驱动器和所述低侧驱动器中的每个；

所述控制器电路被配置为：使到所述高侧驱动器中的每个的高侧信号生效；并且使到所述低侧驱动器中的每个的低侧信号生效；

所述高侧驱动器被配置为响应于所述高侧信号而生成所述延迟高侧信号；并且

所述低侧驱动器被配置为响应于所述低侧信号而生成所述延迟低侧信号。

7.根据权利要求6所述的设备，其中所述高侧驱动器被配置为针对所述延迟高侧信号中的至少一些中的每个实现时间延迟，并且所述低侧驱动器被配置为针对所述延迟低侧信号中的至少一些中的每个实现时间延迟，并且所述时间延迟在所述高侧驱动器和所述低侧驱动器中是可编程的。