[发明专利]一种具有低带宽激活装置的神经网络处理器及其方法

权利要求书

1.一种神经网络处理器，包括卷积装置和激活装置，其特征在于所述激活装置包括：输入接口、激活运算单元、输出接口和激活控制单元；

其中，所述输入接口用于接收来自所述卷积装置的待激活神经元，所述输入接口的带宽依据所述卷积装置针对神经网络的最快子网络层而输出待激活神经元的速度确定；

所述激活运算单元，用于对来自所述输入接口的待激活神经元进行激活处理，所述激活运算单元的运算速度依据所述卷积装置针对神经网络的最快子网络层而输出待激活神经元的速度确定；

所述输出接口，用于输出激活处理的结果，所述输出接口的带宽与所述激活运算单元的运算速度相对应；

所述激活控制单元，根据装置使能信号以进行启动，通过接收来自所述激活装置外部的控制信号、激活需求信号，产生流水线控制信号，用于控制所述输入接口、激活运算单元、和输出接口以流水线的方式针对所述卷积装置一次性输出的待激活神经元分别进行接收、处理、和输出操作；所述激活控制单元还用于将一次性输入的待激活神经元分为多个批次，以及确定当前流水线存在多少单位时间的无效操作，并控制所述输入接口、所述激活运算单元、和所述输出接口在相应的单位时间内暂停它们之间的数据传输；

所述卷积装置和激活装置以总线方式连接或直接连接，当直接连接时，在所述卷积装置和激活装置之间、或者在所述输入接口和激活运算单元之间设置缓存，以保证数据的流水处理。

2.根据权利要求1所述的神经网络处理器，其中所述输入接口的带宽、以及所述激活运算单元的运算速度与所述卷积装置输出待激活神经元的最快输出速度或平均输出速度相对应。

3.根据权利要求2所述的神经网络处理器，其中所述激活控制单元还用于在所述卷积装置针对神经网络的当前子网络层实际输出待激活神经元的速度慢于所述流水线的处理速度时，暂停所述输入接口、激活运算单元、和输出接口间的数据传输。

4.根据权利要求2所述的神经网络处理器，其中所述激活控制单元还用于根据所述卷积装置提供待激活神经元的速度、以及所述输入接口的带宽和/或所述激活运算单元的运算速度，控制所述输入接口和/或所述激活运算单元在每个单位时间对所述卷积装置一次性提供的全部待激活神经元中相应部分的待激活神经元进行操作。

5.一种用于如权利要求2-4中任意一项神经网络处理器的方法，包括：

A1)激活控制单元根据所述卷积装置一次性提供待激活神经元的数据量、以及所述输入接口的带宽和/或所述激活运算单元的运算速度，确定需要将所述卷积装置一次性提供的全部待激活神经元分为多少部分；

A2)激活控制单元控制所述输入接口、所述激活运算单元、和所述输出接口在每个单位时间以流水线的方式依次针对所划分的各个部分的待激活神经元进行操作，以完成针对所述卷积装置一次性提供的全部待激活神经元的操作。

6.根据权利要求5所述的方法，其中步骤A1)还包括：

激活控制单元根据所述卷积装置针对神经网络的当前子网络层而输出待激活神经元的速度、以及所述输入接口的带宽和/或所述激活运算单元的运算速度，确定当前流水线存在多少单位时间的无效操作；

所述步骤A2)还包括：

激活控制单元根据所确定的无效操作的单位时间的数量，控制所述输入接口、所述激活运算单元、和所述输出接口在相应的单位时间内暂停它们之间的数据传输。

7.一种用于权利要求2-4中任意一项神经网络处理器的设计方法，包括：

B1)确定卷积装置针对设计所对应的神经网络的最快子网络层而输出待激活神经元的速度；

B2)根据所确定的所述速度，确定激活装置的输入接口的带宽、激活装置的激活运算单元的运算速度、激活装置的输出接口的带宽。

8.根据权利要求7所述的方法，其中步骤B1)还包括：

确定卷积装置针对设计所对应的神经网络的最快子网络层而输出待激活神经元的最快输出速度或者平均输出速度；

步骤B2)还包括：

将所述激活装置的输入接口的带宽、激活装置的激活运算单元的运算速度、激活装置的输出接口的带宽选择为与所述最快输出速度或者平均输出速度相对应。