[发明专利]用于识别接线拓扑结构的方法和装置

说明书

本发明涉及一种用于识别至少两个FPGA之间的接线拓扑结构的方法，其中，第一FPGA包括多个接口引脚、尤其是第一接口引脚；第二FPGA包括多个接口引脚、尤其是第二接口引脚；多条线路将第一FPGA的接口引脚中的至少一部分与第二FPGA的接口引脚中的至少一部分连接；在第一接口引脚上存在第一驱动器；在第二接口引脚上实现第一接收寄存器；在第一驱动器上实现第一发送寄存器；由发送寄存器定义由第一驱动器输出的信号；通过第一激活信号激活第一驱动器；第一驱动器发出第一信号；借助第一接收寄存器读取第一信号在第二接口引脚上是否被接收；当第一驱动器的第一信号在第二接口引脚上被接收时，将第二接口引脚配置给第一接口引脚。本发明还涉及一种相应的装置。

技术领域

本发明涉及用于识别至少两个FPGA之间的接线拓扑结构的一种方法和一种装置。

背景技术

由dSPACE公司2017年的产品目录第451页关于DS5203已知通过32位宽的总线进行FPGA相互通信。

现有技术的缺点是，对通信所需的线路是否正确接线并且是否功能正常的检查是非常复杂的。错误的接线可能引起通信错误亦或引起对FPGA的干扰。

发明内容

在此背景下，本发明的任务在于给出一种方法和一种装置，其进一步发展现有技术。

该任务通过一种具有如下按照本发明的特征的方法来解决。

本发明的主题是一种用于识别至少两个FPGA之间的接线拓扑结构的方法，其中：第一FPGA包括多个接口引脚、尤其是包括第一接口引脚；第二FPGA包括多个接口引脚、尤其是包括第二接口引脚；多条线路将第一FPGA的接口引脚中的至少一部分接口引脚与第二FPGA的接口引脚中的至少一部分接口引脚连接；在第一接口引脚上存在第一驱动器；在第二接口引脚上实现第一接收寄存器；在第一驱动器上实现第一发送寄存器；由发送寄存器定义由第一驱动器输出的信号；通过第一激活信号来激活第一驱动器；第一驱动器发出第一信号；借助第一接收寄存器读取所述第一信号在第二接口引脚上是否被接收；当第一驱动器的信号在第二接口引脚上被接收时，将所述第二接口引脚配置给所述第一接口引脚。

要注意的是，所述方法也能够被多次实施用于所述两个FPGA的不同引脚之间的连接。同样地，所述方法可以附加地在第一FPGA的一个或多个引脚与第三FPGA的一个或多个引脚之间实施。可以规定，在多个接口引脚上接收第一驱动器的信号，然后将所有的接收第一驱动器的信号的接口引脚配置给第一接口引脚。

在一个FPGA中，典型地对于每个接口引脚存在一个IO驱动器。这样的IO驱动器在图1中示出并且之后要更准确地说明。

按照本发明，存在于第二接口引脚上的读取驱动器的输出端与第一接收寄存器的输入端连接。按照本发明，第一发送寄存器的输出端与第一驱动器的写入驱动器的输入信号连接。

可以保存第二接口引脚与第一接口引脚的配置或可以将所述配置直接输出给用户。例如可以以表格、数据库的形式或以文件(Datei)或信息结构的其它形式实现保存。可以以图形的或文字的监视器输出的形式或以打印输出(Ausdruck)的形式实现输出。

按照本发明的方法的优点是：通过所述配置直接显而易见是，在第一接口引脚与第二接口引脚之间存在起作用的连接。因此不需要手动检查。不仅检查在第一接口引脚与第二接口引脚之间是否存在连接，而且也检查所述连接是否正确地起作用。由此，也能够识别出用肉眼不可见的连接损坏。

所述第一信号也可以是一序列的信号值。通过检查已知序列的信号值是否正确地经由所述连接被传输，能够避免所发出的和所接收的信号的随机一致性。

在一种实施方式中，在第一驱动器上实现第一激活寄存器，其中，所述第一激活寄存器将第一激活信号提供给驱动器。

在该实施方式中，不是将所述激活信号直接发送给驱动器，而是将所述激活信号缓存在激活寄存器中。