[发明专利]栅极的制造方法

说明书

本发明公开了一种栅极的制造方法，包括步骤：形成栅介质层和多晶硅栅；形成第一氮化层和第二氧化层叠加的硬质掩模层；光刻刻蚀形成栅极；在栅极的侧面形成氮化层侧墙；形成氮化层接触孔刻蚀停止层；形成氧化层层间膜；以接触孔刻蚀停止层为停止层进行氧化层的第一次化学机械研磨；进行氮化层刻蚀将各栅极的第二氧化层顶部的氮化层都去除；进行氧化层的刻蚀将栅极顶部的第二氧化层去除，层间膜的厚度同步减少；以多晶硅栅为停止层对高于多晶硅栅顶部表面的残余的氮化层和氧化层进行第二次化学机械研磨。本发明能实现稳定控制栅极的高度并提高栅极高度的一致性，不需要光罩，成本低。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种栅极的制造方法。

背景技术

现有先进逻辑芯片工艺中，原件通常包括n型场效应晶体管(FET)即nFET和p型场效应晶体管即pFET，为了增加原件电性性能，会pFET或nFET的工艺外额外进行原件增强工艺。这些原件增强工艺会直接影响到后续各种不同原件间栅极高度，造成后续不同原件间栅极高度的不同而影响原件电性。如图1所示，是现有栅极的制造方法形成的栅极的结构图；在半导体衬底如硅衬底101上形成有场氧化层102，场氧化层102通常采用浅沟槽隔离(STI)工艺形成。场氧化层102隔离出有源区，有源区包括了核心(Core)区域的有源区和输入输出(IO)区域的有源区，核心区域的有源区中形成有核心器件，输入输出区域的有源区中形成有输入输出器件；图1中的显示了核心nFET201、核心pFET202，输入输出nFET203，输入输出pFET204。现有方法中，各原件的栅极结构的叠加结构相同且是同时进行光刻定义并刻蚀形成，各原件的栅极都是由栅介质层如栅氧化层、多晶硅栅103和硬质掩模层叠加而成，硬质掩模层则由氮化层104和氧化层105叠加而成。

在栅极形成之后，现有方法中通常还进行原件增强工艺，图1所对应的器件的原件增强工艺为形成锗硅层106，锗硅层106形成于核心pFET202和输入输出pFET204的源区或漏区，能够增加pFET的沟道空穴的迁移率，从而提高器件的电学性能。在栅极的侧面形成有侧墙107，侧墙107通过采用氮化层组成，侧墙107的氮化层还覆盖核心nFET201和输入输出nFET203的栅极的顶部，核心pFET202和输入输出pFET204的栅极的顶部的侧墙107对应的氮化层去除。

在进行原件增强工艺对应的锗硅层106时，会对核心pFET202和输入输出pFET204的栅极产生相应的回刻，使得核心pFET202和输入输出pFET204的栅极的高度变低，最后使得同一半导体衬底101表面上的各区域的栅极的高度不一致，如图1中的虚线圈205所示，参考虚线AA所示可知，半导体衬底101表面上的各区域的栅极的高度具有较大的差异。栅极的高度会对后续的中段工艺(MEOL)产生不利的影响。

如图2A至图2B所示，是图1所示的栅极进行后续的硬质掩模层的回刻工艺的各步骤中的结构图；后续硬质掩模层的回刻工艺包括步骤：

如图2A所示，进行光刻胶206的涂布；之后对光刻胶206进行回刻，回刻后的光刻胶206的高度高于多晶硅栅103的高度。

如图2B所示，以光刻胶206为掩膜进行硬质掩模层的氧化层105的回刻。但是由于栅极的高度不一，也即各栅极的顶部的氧化层105的厚度不一。而在氧化层105的回刻过程中，光刻胶206有一定的损耗，在有些栅极顶部的氧化层105还没有完成去除时，部分光刻胶206的高度已经低于多晶硅栅103的高度，从而会将多晶硅栅103的侧面暴露出来。这种栅极的高度差距过大带来的光刻胶206的过渡损耗，容易造成有源区的损伤以及多晶硅栅的损伤，从而会影响原件的电性。

发明内容

本发明所要解决的技术问题是提供一种栅极的制造方法，能稳定控制栅极的高度，提高栅极高度的一致性。

为解决上述技术问题，本发明提供的栅极的制造方法包括如下步骤：

步骤一、提供一半导体衬底，在所述半导体衬底表面依次形成栅介质层和多晶硅栅。