[发明专利]栅介质层的制造方法有效
| 申请号： | 201810234203.5 | 申请日： | 2018-03-21 |
| 公开（公告）号： | CN108447782B | 公开（公告）日： | 2020-06-12 |
| 发明（设计）人： | 刘厥扬 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201315 上海市浦东新区中国（上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 介质 制造 方法 | ||
1.一种栅介质层的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，定义出具有高介电常数材料层的第一栅介质层的形成区域；
步骤二、采用水汽携带臭氧氧化方法形成所述第一栅介质层的界面层，所述界面层为氧化层；通过所述水汽携带臭氧氧化方法控制所述界面层的厚度并减少所述界面层的缺陷以及加强所述界面层和后续形成的所述高介电常数材料层的接合力；
步骤三、沉积所述第一栅介质层的高介电常数材料层，由所述界面层和所述高介电常数材料层叠加形成所述第一栅介质层。
2.如权利要求1所述的栅介质层的制造方法，其特征在于：步骤一中采用光刻工艺定义出所述第一栅介质层的形成区域，所述第一栅介质层的形成区域被光刻胶覆盖，所述光刻胶覆盖区域外形成阻挡层，在步骤二中形成由所述阻挡层的表面不生长所述界面层。
3.如权利要求2所述的栅介质层的制造方法，其特征在于：在所述阻挡层形成后去除所述光刻胶，之后进行步骤二的所述界面层的生长。
4.如权利要求1所述的栅介质层的制造方法，其特征在于：所述半导体衬底为硅衬底。
5.如权利要求4所述的栅介质层的制造方法，其特征在于：在所述半导体衬底上形成有场氧化层，由所述场氧化层隔离出有源区。
6.如权利要求5所述的栅介质层的制造方法，其特征在于：所述场氧化层为浅沟槽场氧化层。
7.如权利要求5所述的栅介质层的制造方法，其特征在于：在所述有源区中形成有P阱或者在所述有源区中形成有N阱。
8.如权利要求7所述的栅介质层的制造方法，其特征在于：NMOS器件形成于所述P阱的表面；PMOS器件形成于所述N阱的表面。
9.如权利要求1所述的栅介质层的制造方法，其特征在于：所述高介电常数材料层的材料为HfO2。
10.如权利要求9所述的栅介质层的制造方法，其特征在于：步骤三中采用ALD工艺沉积所述第一栅介质层的高介电常数材料层。
11.如权利要求2所述的栅介质层的制造方法，其特征在于：所述阻挡层的材料采用氧化层。
12.如权利要求7所述的栅介质层的制造方法，其特征在于：所述第一栅介质层的形成区域对应的所述有源区中形成有所述N阱。
13.如权利要求12所述的栅介质层的制造方法，其特征在于：所述高介电常数材料层同时形成于所述P阱对应的所述有源区表面的阻挡层表面。
14.如权利要求1所述的栅介质层的制造方法，其特征在于：步骤二中通过调节所述水汽携带臭氧氧化方法中的臭氧流量和生长时间控制所述界面层的厚度。
15.如权利要求1所述的栅介质层的制造方法，其特征在于：在所述第一栅介质层形成后还包括在所述第一栅介质层的顶部形成金属栅的步骤，由所述第一栅介质层和所述金属栅叠加形成HKMG。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810234203.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
