[发明专利]一种基于CPLD技术的MVB总线数据解码及收集方法

权利要求书

1.一种基于CPLD技术的MVB总线数据解码及收集方法，其结构特征在于，包括：

利用CPLD芯片实现本发明方法，其逻辑功能模块有：数字信号滤波模块、起始位判断模块、位数据判断模块、主帧序列判断模块、从帧序列判断模块、串行数据转并行数据模块、帧数据结束判断模块、数据存储控制模块、数据错误判断模块；

所述数字信号滤波模块对TCN标准规定的1.5兆赫兹MVB总线信号进行采样、信号处理、总线信号还原；

所述起始位判断模块按照TCN标准规定对MVB总线通讯数据起始位进行判断，同时触发解码操作；

所述位数据判断模块按照TCN标准规定对位数据“0”、位数据“1”、位数据“NH”和位数据“NL”解码判断；

所述主帧序列判断模块按照TCN标准规定对主帧数据开始定界符比较判断，触发主帧数据解码；

所述从帧序列判断模块按照TCN标准规定对从帧数据开始定界符比较判断，触发从帧数据解码；

所述串行数据转并行数据模块根据所述位数据判断模块，将每8位串行总线数据转换为并行数据；

所述帧数据结束判断模块按照TCN标准规定，同时根据所述位数据判断模块对帧数据传输结束做出判断，并触发下一次数据传输监测操作；

所述数据存储控制模块将所述串行数据转并行数据模块输出的并行数据，按照先进先出的原则存储到FIFO芯片中；

所述数据错误判断模块按照TCN标准规定，并根据所述位数据判断模块、所述帧数据结束判断模块和从帧响应时间对MVB总线数据传输错误进行判断。

2.根据权利要求1所述的结构，其方法特征在于，包括：

步骤一，对CPLD芯片内各个逻辑功能模块进行复位初始化操作；

步骤二，所述数字信号滤波模块，对输入的MVB总线数字信号进行滤波处理；

步骤三，所述起始位判断模块对步骤二处理后的总线信号实时监测，当有满足起始位要求的信号后，触发后续的解码操作；

步骤四，所述主帧序列判断模块和所述从帧序列判断模块，同时对起始位后的总线序列进行主从帧序列判断，当序列满足主帧开始定界符时触发主帧数据解码，当序列满足从帧开始定界符时触发从帧数据解码。

步骤五，主从帧数据解码，所述串行数据转并行数据模块将每8位串行总线数据转换成并行总线数据，并行总线数据为16位，其中：第1到8位为总线通信数据，第9到15位为帧序列号，第16位为主从帧标志。同时，所述数据错误判断模块对位数据错误进行判断，当有位错误发生时，结束本次解码返回到步骤一，并给出错误中断；

步骤六，每8位串行总线数据转并行总线数据触发一次所述数据存储控制模块操作，将16位并行数据写入FIFO芯片内；

步骤七，当所述帧数据结束判断模块监测到帧结束标志后停止本次帧传输解码操作，将各个逻辑模块复位到初始化状态，开始下一次的帧解码操作，从步骤一重新开始。同时，所述数据错误判断模块对结束位错误进行判断，当有结束位错误发生时，给出错误中断；

步骤八，在主帧数据传输结束后，所述数据错误判断模块触发定时器，并对接下来的从帧响应时间进行判断，若超时则给出从帧响应超时错误中断。