[发明专利]具有绝缘沟槽的IC及相关的方法有效
申请号: | 201810234290.4 | 申请日: | 2015-11-24 |
公开(公告)号: | CN108562842B | 公开(公告)日: | 2020-10-16 |
发明(设计)人: | A·帕加尼;G·吉兰多;F·G·齐格利奥利;A·菲诺基亚洛 | 申请(专利权)人: | 意法半导体股份有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28;H01L21/66;H01L21/762;H01L23/00;H01L23/58 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 意大利阿格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 绝缘 沟槽 ic 相关 方法 | ||
1.一种集成电路,包括:
半导体衬底,包括顶表面和相对的底表面,所述半导体衬底包括形成在所述顶表面处的电路系统;
介电层,设置在所述半导体衬底上方;
天线,设置在所述介电层中,所述天线被耦合到所述电路系统;
密封环,包括设置在所述介电层的外围周围的导电材料,所述密封环在所述天线和所述电路系统的周围被设置在所述半导体衬底上方的所述介电层中;以及
至少一个电绝缘沟槽,所述至少一个电绝缘沟槽竖直地延伸到所述半导体衬底中并且从所述集成电路的相邻的一侧向所述集成电路的相邻的另一侧横向地延伸跨过所述集成电路,其中所述电路系统和所述天线被集成在所述半导体衬底上以形成所述集成电路。
2.根据权利要求1所述的集成电路,其中所述至少一个电绝缘沟槽从所述半导体衬底的一侧边缘向另一侧边缘横向地延伸。
3.根据权利要求1所述的集成电路,其中所述电路系统包括收发器电路以及耦合到所述收发器电路的压力传感器电路。
4.根据权利要求1所述的集成电路,其中所述至少一个电绝缘沟槽包括多个电绝缘沟槽。
5.根据权利要求1所述的集成电路,其中所述至少一个电绝缘沟槽包括多个交叉的电绝缘沟槽。
6.根据权利要求1所述的集成电路,其中所述至少一个电绝缘沟槽从所述半导体衬底的所述顶表面竖直地延伸。
7.根据权利要求1所述的集成电路,其中所述至少一个电绝缘沟槽从所述半导体衬底的所述底表面竖直地延伸。
8.根据权利要求1所述的集成电路,其中所述至少一个电绝缘沟槽具有锥形侧壁。
9.根据权利要求1所述的集成电路,其中所述密封环包括连续的电传导环。
10.根据权利要求1所述的集成电路,其中所述密封环包括非连续的电传导环。
11.根据权利要求1所述的集成电路,还包括在介电层之上的钝化层。
12.根据权利要求1所述的集成电路,其中所述天线被设置在所述电路系统之上,并且设置在中心区域周围,并且其中所述沟槽被设置在所述中心区域的下方。
13.根据权利要求1所述的集成电路,其中所述天线被设置在所述电路系统之上,并且其中所述电绝缘沟槽是设置在所述半导体衬底中的所述天线之下的沟槽的绝缘栅格的一部分。
14.根据权利要求1所述的集成电路,其中所述天线比所述半导体衬底具有更小的占位面积,并且与所述半导体衬底完全重叠。
15.一种半导体芯片,包括:
半导体衬底,包括顶表面和相对的底表面;
电路系统,设置在所述顶表面处;
互连层,设置在所述半导体衬底之上;
天线,设置在所述互连层中,所述天线被耦合到所述电路系统;
密封环,设置在所述互连层的外围周围;以及
多个沟槽段,所述多个沟槽段竖直地延伸到所述半导体衬底中,所述多个沟槽段以图案布置,其中所述多个沟槽段中的沿第一方向取向的第一沟槽段与所述半导体芯片的第一侧边缘相交,并且所述多个沟槽段中的沿第二方向取向的第二沟槽段与第二侧边缘相交,所述第二侧边缘不同于所述第一侧边缘,所述第一方向不同于所述第二方向,所述多个沟槽段中的所述第一沟槽段和所述第二沟槽段在所述半导体芯片的内部区域中彼此相交。
16.根据权利要求15所述的半导体芯片,其中所述多个沟槽段中的每一个包括L形沟槽、T形沟槽或者十字形沟槽。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810234290.4/1.html,转载请声明来源钻瓜专利网。