[发明专利]提供降低的数据线负载的非易失性存储设备

权利要求书

1.一种非易失性存储设备，包括：

存储器单元阵列；

第一页面缓冲器，经由第一多个位线连接到所述存储器单元阵列，第一页面缓冲器包括连接到第一多个位线的第一位线选择电路，经由第一位线选择电路连接到第一多个位线的第一位线截止电路，和被配置为经由第一数据线输入和输出数据的第一锁存器电路；以及

第二页面缓冲器，经由第二多个位线连接到所述存储器单元阵列，第二页面缓冲器包括连接到第二多个位线的第二位线选择电路，经由第二位线选择电路连接到第二多个位线的第二位线截止电路，以及被配置为经由第二数据线输入和输出数据的第二锁存器电路，

其中第一位线选择电路和第二位线选择电路在基底的主表面的第一区域上，第一位线截止电路和第二位线截止电路在所述基底的主表面的第二区域上，并且第一锁存器电路和第二锁存器电路在所述基底的主表面的第三区域上，

其中第一区域、第二区域和第三区域在远离所述存储器单元阵列的方向上依次布置在所述基底的主表面上，并且

其中第一数据线的宽度和第二数据线的宽度各自大于第一多个位线中的每一个的宽度和所述第二多个位线中的每一个的宽度。

2.根据权利要求1所述的非易失性存储设备，还包括：

所述基底上的多个层，

其中第一数据线和第二数据线在所述多个层的第一层上分别连接到第一锁存器电路和第二锁存器电路。

3.根据权利要求2所述的非易失性存储设备，其中第一多个位线和第二多个位线在所述第一层上。

4.根据权利要求1所述的非易失性存储设备，

其中第一页面缓冲器进一步包括被配置为对第一多个位线进行放电的第一放电电路，第一放电电路位于第一位线选择电路与第一锁存器电路之间，并且

其中第二页面缓冲器进一步包括被配置为对第二多个位线进行放电的第二放电电路，第二放电电路在远离所述存储器单元阵列的方向上位于第二位线选择电路与第二锁存器电路之间。

5.根据权利要求4所述的非易失性存储设备，

其中第一放电电路包括包括第一放电晶体管栅极线的第一放电晶体管，

其中第二放电电路包括包括第二放电晶体管栅极线的第二放电晶体管，

其中第一位线选择电路包括包括第一选择晶体管栅极线的第一选择晶体管，

其中第二位线选择电路包括包括第二选择晶体管栅极线的第二选择晶体管，

其中第一放电晶体管栅极线的厚度和所述第二放电晶体管栅极线的厚度各自小于第一选择晶体管栅极线的厚度和第二选择晶体管栅极线的厚度。

6.根据权利要求1所述的非易失性存储设备，

其中第一锁存器电路包括第一主锁存器和第一高速缓存锁存器，

其中第二锁存器电路包括第二主锁存器和第二高速缓存锁存器，并且

其中第一主锁存器、第一高速缓存锁存器、第二主锁存器以及第二高速缓存锁存器在远离所述存储器单元阵列的方向上依次布置在所述基底的主表面上。

7.根据权利要求1所述的非易失性存储设备，

其中第一锁存器电路包括第一数据锁存器和第一高速缓存锁存器，

其中第二锁存器电路包括第二数据锁存器和第二高速缓存锁存器，并且其中第一数据锁存器、第二数据锁存器、第一高速缓存锁存器以及第二高速缓存锁存器在远离所述存储器单元阵列的方向上依次布置在所述基底的主表面上。