[发明专利]一种高速动态锁存型比较器、芯片及通信终端有效
申请号: | 201810242985.7 | 申请日: | 2018-03-23 |
公开(公告)号: | CN108494406B | 公开(公告)日: | 2022-03-18 |
发明(设计)人: | 林升;白云芳 | 申请(专利权)人: | 上海唯捷创芯电子技术有限公司 |
主分类号: | H03M1/34 | 分类号: | H03M1/34;H03M1/00 |
代理公司: | 北京汲智翼成知识产权代理事务所(普通合伙) 11381 | 代理人: | 陈曦;董烨飞 |
地址: | 201203 上海市浦东新区张*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高速 动态 锁存型 比较 芯片 通信 终端 | ||
本发明公开了一种高速动态锁存型比较器、芯片及通信终端。该高速动态锁存型比较器包括偏置模块、输入模块、交叉耦合锁存模块、第一复位模块、第二复位模块、第一输出模块和第二输出模块,偏置模块与输入模块连接,输入模块分别与交叉耦合锁存模块、第一输出模块和第二输出模块连接,交叉耦合锁存模块与第一复位模块和第二复位模块连接。在本高速动态锁存型比较器中,将输入模块的第二PMOS晶体管和第三PMOS晶体管的衬底端分别作为同相输入端和反相输入端,并利用第二PMOS晶体管和第三PMOS晶体管的栅跨导和衬底偏置效应引入的背栅跨导提升该高速动态锁存型比较器的响应速度。
技术领域
本发明涉及一种高速动态锁存型比较器,同时也涉及包括该高速动态锁存型比较器的集成电路芯片及相应的通信终端,属于模拟集成电路技术领域。
背景技术
随着数字技术与半导体技术的快速发展,大量的模拟信号都需要转换为数字信号来处理,模数转换器(ADC)作为连接模拟信号数字信号的桥梁,扮演着愈发重要的角色,信息传播的高速发展同样对模数转换器提出了更高的要求。
比较器作为模数转换器的核心模块,其精度、延时、功耗、失调等指标对整个模数转换器的性能有至关重要的影响,甚至影响整个系统的性能。其中,在低功耗高速模数转换器中通常采用动态锁存型比较器。该动态锁存型比较器是一种特殊的比较器结构,其通过动态锁存技术可以实现较高的比较速度,这种比较器只有在输出翻转的一瞬间会消耗能量,而其它时刻均静止无能量消耗。
如图1所示,现有的动态锁存型比较器主要由三个PMOS晶体管、四个NMOS晶体管和两个反相器组成,Vinp和Vinn分别为比较器的同相输入和反相输入端,OUTp和OUTn为比较器的同相输出端和反相输出端,CLK为比较器的控制时钟。该动态锁存型比较器由于输入晶体管M1和M2的衬底偏置效应会降低比较器的响应速度,通常将输入晶体管M1和M2的衬底与源极相连接以降低衬底偏置效应。为了进一步提升动态锁存型比较器的响应速度,需要对现有的动态锁存型比较器的结构进行改进。
发明内容
本发明所要解决的首要技术问题在于提供一种高速动态锁存型比较器。
本发明所要解决的另一技术问题在于提供一种包括该高速动态锁存型比较器的集成电路芯片及相应的通信终端。
为了实现上述发明目的,本发明采用下述的技术方案:
根据本发明实施例的第一方面,提供一种高速动态锁存型比较器,包括偏置模块、输入模块、交叉耦合锁存模块、第一复位模块、第二复位模块、第一输出模块和第二输出模块,所述偏置模块与所述输入模块连接,所述输入模块分别与所述交叉耦合锁存模块、所述第一输出模块和所述第二输出模块连接,所述交叉耦合锁存模块与所述第一复位模块和所述第二复位模块连接;
所述偏置模块用于为所述输入模块提供偏置电流;
所述输入模块用于分别将接入的正向输入信号和反向输入信号转换为对应的电流信号输入到所述交叉耦合锁存模块中;
所述第一复位模块与所述第二复位模块用于分别接入时钟信号,通过所述时钟信号控制所述交叉耦合锁存模块实现所述高速动态锁存型比较器的复位功能和比较功能,并通过所述第一输出模块和所述第二输出模块输出正向输出信号和反向输出信号。
其中较优地,所述偏置模块采用第一PMOS晶体管;所述第一PMOS晶体管的源极连接电源,栅极连接偏置电压,漏极连接所述输入模块。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海唯捷创芯电子技术有限公司,未经上海唯捷创芯电子技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810242985.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种逐次逼近型模数转换器
- 下一篇:一种电压到时间的转换电路