[发明专利]一种DC-DC电路的平均电流控制电路

权利要求书

1.一种DC-DC电路的平均电流控制电路，其特征在于，包括：开关电路、采样电阻、峰值限制比较器、纹波采样电路、峰值采样保持电路、误差放大电路、时序产生电路、关断时间调制电路、锁存器、及驱动电路；

所述开关电路，第一输入端接输入电源和控制电路输出端正极，第二输入端接驱动电路的输出端，第一输出端接控制电路输出端负极，第二输出端接采样电阻的第一端；

所述开关电路，包括：电感，第一端连接至开关电路的第一输出端，第二端连接至开关电路开关的第一端，在开关开通时充电；所述开关电路开关，第二端连接至开关电路的第二输出端，第三端连接至开关电路的第二输入端，所述第三端根据所接收信号的高低控制其第一端和第二端连通或断开；二极管，阳极连接至所述电感和开关的公共端，阴极连接至开关电路的第一输入端，在开关关断后为电感提供电流续流通路；

所述采样电阻的第一端连接至所述开关电路的第二输出端，第二端接地；

所述纹波采样电路的第一输入端连接至采样电阻的第一输入端，第二输入端连接时序产生电路的第三输出端，输出端连接至峰值采样保持电路的第一输入端，以生成采样电阻上的纹波电压并输出到峰值采样保持电路；

所述峰值限制比较器的同相输入端连接至采样电阻的第一端，反相输入端连接至一参考电压源，输出端连接至锁存器的第二输入端，用以产生峰值电流信号；

所述峰值采样保持电路第一输入端连接至纹波采样电路的输出端，第二输入端连接至时序产生电路的第二输出端，输出端连接至误差放大电路的第一输入端，用以采样保持纹波电压的峰值；

所述误差放大电路第一输入端连接至峰值采样保持电路的输出端，第二输入端连接一参考电压源，第三输入端连接至时序产生电路的第一输出端，输出端连接至关断时间调制电路的输入端，用以放大误差信号；

所述时序控制电路输入端连接锁存器的输出端，第一输出端连接至误差放大电路的第三输入端，第二输出端连接至峰值采样保持电路的第二输入端，第三输出端连接至纹波采样电路的第二输入端，用以根据锁存器的输出信号产生相应控制信号实现对所述误差放大器、峰值采样保持电路、纹波采样电路的控制；

所述关断时间调制电路第一输入端连接至锁存器的输出端，第二输入端连接至误差放大电路的输出端，输出端连接至锁存器的第一输入端，用以根据误差放大电路输出电压高低实现对关断时间的调制，产生开通信号打开锁存器；

所述锁存器的第一输入端连接至关断时间调制电路的输出端，第二输入端连接至峰值比较器的输出端，输出端连接至驱动电路的输入端，用以根据峰值比较器和关断时间调制电路的输出产生相应开关控制信号；

所述驱动电路的输入端连接至锁存器的输出端，输出端连接至开关电路的第二输入端，用以对开关控制信号的放大和驱动能力增强。

2.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述纹波采样电路包括：耦合电容，用于耦合纹波电压信号，纹波采样电路开关，用于在闭合时对耦合电容放电；所述耦合电容第一端连接至纹波采样电路输入端，第二端连接至纹波采样电路开关的第一端，所述纹波采样电路开关的第二端接地；所述纹波采样电路开关的第三端连接至纹波采样电路第二输入端，根据所接收信号的高低控制其第一端和第二端连通或断开。

3.根据权利要求2所述的DC-DC电路的平均电流控制电路，其特征在于，所述开关电路开关和/或纹波采样电路开关采用NMOS、NPN或者采用NMOS和PMOS组成的传输门。

4.根据权利要求1所述的DC-DC电路的平均电流控制电路，其特征在于，所述峰值采样保持电路包括第一运算放大器、PMOS管、峰值电压保持电容和放电开关；所述第一运算放大器的反相输入端连接至所述纹波采样电路的输出端，同相输入端连接至所述PMOS管的漏极和峰值电压保持电容的第一端，并作为所述峰值采样保持电路的输出端，第一运算放大器的输出端连接至PMOS管的栅极；PMOS管的源极与电源相连；峰值电压保持电容的第二端接地；放电开关的第一端和第二端分别连接至保持电容的第一端和第二端；放电开关的第三端连接至峰值采样保护电路的输入端，根据所接收信号的高低控制其第一端和第二端连通或断开。