[发明专利]恒定电压输出电路

说明书

本发明涉及恒定电压输出电路。使输出电压偏差减少来得到低功耗的恒定电压输出电路。通过设置由恒定电压输出电路的恒定电压输出控制的偏置电流控制电路，从而使恒定电流源的电流偏差为起因的恒定电压输出偏差减少。

技术领域

本发明涉及恒定电压输出电路。

背景技术

在电子时钟等中使用的低功耗工作的晶体振荡电路中，通常为了削减消耗电流而使晶体振荡电路根据恒定电压输出电路的输出电压工作。该输出电压的设定如处于专利文献1那样设定为将晶体振荡电路的工作开始电压与恒定电压电路的输出电压的差固定，由此，实现了不招致功耗的增加的稳定的晶体振荡工作。此时，恒定电压输出电路的输出电压由P沟道MOS（以下简略为PMOS）晶体管与N沟道MOS（以下简略为NMOS）晶体管的二极管结线的电压和决定。

现有技术文献

专利文献

专利文献1：日本特开平6-59756号公报。

发明要解决的课题

在构成以往的恒定电压输出电路的偏置电流控制电路中，假设不会受到由制造工艺变动造成的晶体管的阈值偏差的影响。可是，在图4所示那样的偏置电流控制电路中，存在偏置电流值根据偏置电流控制电路内的电阻元件的偏差而发生变动的问题。偏置电流值根据制造工艺变动而改变，因此，作为结果，恒定电压输出电路的输出电压值由于晶体管阈值以外的影响而发生变动。

发明内容

本发明鉴于上述课题，提供一种适于晶体振荡电路的恒定电压输出电路。

用于解决课题的方案

本发明的恒定电压输出电路是，一种恒定电压输出电路，向连接于恒定电压输出电路的输出端子的晶体振荡电路供给电源，其特征在于，具备偏置电流控制电路，所述偏置电流控制电路由所述恒定电压输出电路的输出电压负反馈控制。

发明效果

根据本发明的恒定电压输出电路，能够减少恒定电压输出电路的输出电压偏差，因此，能够得到也包含恒定电压输出电路自身为低功耗的晶体振荡电路。

附图说明

图1是示出本发明的恒定电压输出电路的结构的一个例子的电路图。

图2是示出本发明的恒定电压输出电路的结构的另一个例子的电路图。

图3是从本发明的采样保持（sample hold）信号生成电路输出的采样保持信号的定时的一个例子。

图4是示出以往的恒定电压电路的偏置电流控制电路的结构的一个例子的电路图。

具体实施方式

以下，基于附图来对本发明的恒定电压输出电路进行说明。

（第一实施方式）

在图1中示出本发明的恒定电压输出电路的第一实施方式。本实施例的恒定电压输出电路如图1所示那样具有恒定电流电路101、偏置电流控制电路102、以及恒定电压电路103。恒定电流电路101由N沟道耗尽型晶体管（depletion transistor）MD1和PMOS晶体管MP1构成。偏置电流控制电路102由PMOS晶体管MP2和NMOS晶体管MN1、MN5、MR1构成。恒定电压电路103由PMOS晶体管MP3、MP4、MP5、MP6、MP7和NMOS晶体管MN2、MN3、MN4、MN6构成。使恒定电压电路103的输出节点为VREG节点，使电源与VREG节点间的电压为VREG节点的电压。

对恒定电流电路101的连接进行说明。将晶体管MP1的源极端子连接于GND。将晶体管MP1的栅极端子和漏极端子连接于晶体管MD1的漏极端子和晶体管MP2的栅极端子。将晶体管MD1的栅极端子和源极端子分别连接于电源。