[发明专利]三维存储器制造方法有效
申请号: | 201810252921.5 | 申请日: | 2018-03-26 |
公开(公告)号: | CN108550578B | 公开(公告)日: | 2020-10-02 |
发明(设计)人: | 郭玉芳;乐陶然;刘欢;程强;陈世平;邵克坚;陈保友 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11551 | 分类号: | H01L27/11551;H01L27/11578;H01L21/28 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 李路遥;张颖玲 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维 存储器 制造 方法 | ||
1.一种三维存储器制造方法,包括:
在衬底上形成由交替布置的多个第一介质层和多个第二介质层构成的介质层堆叠;
刻蚀介质层堆叠以形成多个沟道区;
在所述沟道区之间,刻蚀介质层堆叠以形成暴露衬底的槽;以及
执行侧向刻蚀,使得所述槽的侧壁的曲率至少局部减少并扩大槽的孔径,其中,侧向刻蚀过程中,第二介质层的刻蚀速率大于第一介质层的刻蚀速率。
2.如权利要求1所述的三维存储器制造方法,其中,侧向刻蚀工艺为各向同性的湿法腐蚀或者干法刻蚀。
3.如权利要求1所述的三维存储器制造方法,其中,执行侧向刻蚀的之后进一步包括:
选择性刻蚀去除第一介质层,形成横向凹陷;
形成横向凹陷之后进一步包括,在横向凹陷中形成由栅极绝缘层和栅极导电层构成的栅极堆叠。
4.如权利要求1所述的三维存储器制造方法,其中,执行侧向刻蚀之后进一步包括:
在衬底中形成共源区;
在多个槽中、在共源区上形成源极接触。
5.如权利要求4所述的三维存储器制造方法,其中,形成共源区同时或者之后掺杂。
6.如权利要求1所述的三维存储器制造方法,其中,形成多个沟道区的步骤进一步包括:
刻蚀介质层堆叠以形成多个沟道孔;
在沟道孔的侧壁形成第二介质层堆叠;
在第二介质层堆叠上形成沟道层。
7.如权利要求6所述的三维存储器制造方法,其中,形成第二介质层堆叠之前进一步包括,在沟道孔底部形成外延层。
8.如权利要求7所述的三维存储器制造方法,其中,外延层的顶部超过介质层堆叠中最底部的第一介质层的顶部。
9.如权利要求1所述的三维存储器制造方法,执行侧向刻蚀以后进一步包括:过刻蚀衬底。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810252921.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:三维存储器以及三维存储器的制造方法
- 下一篇:三维存储器及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的