[发明专利]具有用于自隔离掩埋层的偏置结构的半导体器件及其方法

说明书

本公开涉及具有用于自隔离掩埋层的偏置结构的半导体器件及其方法。本发明公开了一种半导体器件，所述半导体器件包括浮动掩埋掺杂区域、设置在所述浮动掩埋掺杂区域与第一主表面之间的第一掺杂区域、以及设置在所述浮动掩埋掺杂区域与第二主表面之间的半导体区域。沟槽隔离部分从所述第一主表面延伸并且终止于所述半导体区域内以限定有源区域。绝缘沟槽结构横向地设置在所述沟槽隔离部分之间，终止于所述浮动掩埋掺杂区域内，并且限定所述有源区域的第一部分和第二部分。偏置半导体器件在所述第一部分内，且功能半导体器件在所述第二部分内。所述偏置半导体器件适于设定所述浮动掩埋掺杂区域的电势并且适于将寄生电流转移离开所述功能半导体器件。

技术领域

本发明整体涉及电子器件，并且更具体地讲，涉及半导体器件结构以及形成半导体器件的方法。

背景技术

集成电路已经被分类为模拟器件、数字器件或功率器件。智能功率技术将模拟电路和数字电路与功率器件组合或集成在单个半导体衬底上或内。智能功率电路的智能部分将(例如)控制功能、诊断功能和保护功能添加到功率半导体器件。智能功率技术已经使用于汽车应用和工业应用的功率驱动器的稳健性和可靠性提升。此类应用已经包括例如用于控制ABS制动系统的智能电源开关、用于气囊控制的系统功率芯片、发动机管理、电动机控制、开关式电源、车灯的智能开关等。

将逻辑功能和模拟功能与功率晶体管整合在单个半导体管芯上，对用于物理分开和电隔离不同功能器件的隔离方案提出挑战。此类隔离方案包括了例如结隔离方案和电介质隔离方案。电介质隔离方案包括了在横向上分开部件但未触及衬底的电介质沟槽隔离，以及提供横向隔离和纵向衬底隔离两者的绝缘体上半导体(“SOI”)方案。另一种隔离方案将电介质沟槽隔离与结隔离区域组合，其中结隔离区域已经被设置毗邻器件的有源区域内的沟槽隔离区域。

然而，以上指出的隔离方案具有若干缺点。例如，结隔离方案包括占用半导体芯片内的横向空间的掺杂区域，这导致使用较大的芯片尺寸来确保有足够的横向间隔以维持击穿特性。另外，因为结隔离方案占用较大区域，结隔离方案还往往呈现不希望的高电容。SOI技术提供减小的芯片尺寸，但具有以下问题：散热、由于较高平均结温度导致的高导通电阻、在感应箝位期间的较低稳健性，以及在静电放电(“ESD”)事件期间的较低能量性能等。此外，在高电压SOI技术中，顶层朝向底层衬底的单位面积寄生电容通常超过纵向结隔离所提供的单位面积电容。另外，SOI技术制造成本昂贵。

因此，希望拥有隔离结构以及使用该隔离结构形成半导体器件的方法，该方法克服了先前所述的现有隔离技术的缺点并且减少了所得结构内的寄生电流的效应。还希望该方法具有成本效益且易于整合到已有的工艺流程中。

发明内容

根据本发明的一个方面，提供有一种半导体器件结构，包括：半导体衬底，所述半导体衬底具有第一主表面和相对的第二主表面，其中所述半导体衬底包括：第一导电类型的浮动掩埋掺杂区域；第二导电类型的第一掺杂区域，所述第一掺杂区域设置在所述浮动掩埋掺杂区域与所述第一主表面之间；以及所述第二导电类型的半导体区域，所述半导体区域设置在所述浮动掩埋掺杂区域与所述第二主表面之间；沟槽隔离结构，所述沟槽隔离结构从所述第一主表面延伸穿过所述第一掺杂区域、延伸穿过所述浮动掩埋掺杂区域并且延伸进入所述半导体区域中，其中：所述浮动掩埋掺杂区域邻接所述沟槽隔离结构；并且所述沟槽隔离结构限定用于所述半导体器件的有源区域的周边；绝缘沟槽结构，所述绝缘沟槽结构从所述第一主表面延伸穿过所述第一掺杂区域并且终止于所述浮动掩埋掺杂区域内，其中：所述绝缘沟槽结构设置在所述沟槽隔离结构的所述周边内；所述绝缘沟槽结构限定所述有源区域的第一部分和第二部分；并且所述浮动掩埋掺杂区域将所述有源区域的所述第一部分和所述第二部分电耦接在一起；第一半导体器件，所述第一半导体器件设置在所述第一掺杂区域内以及所述有源区域的所述第二部分内；第一导电电极，所述第一导电电极电耦接到所述第一半导体器件；以及第二导电电极，所述第二导电电极电耦接到所述有源区域的所述第一部分，其中：所述第二导电电极、所述有源区域的所述第一部分和所述浮动掩埋掺杂区域形成偏置半导体器件，所述偏置半导体器件被配置用于设定所述浮动掩埋掺杂区域的电势。