[发明专利]半导体器件及其制造方法

说明书

半导体器件及其制造方法。可以提供一种半导体器件和一种制造半导体器件的方法。该半导体器件可以包括通过第一狭缝彼此隔离的第一垂直导电图案和第二垂直导电图案。该半导体器件可以包括至少一个第一半导电图案，所述至少一个第一半导电图案从第一垂直导电图案朝向设置在第一狭缝的一侧的第一区域延伸。该半导体器件可以包括至少一个第二半导电图案，所述至少一个第二半导电图案从第二垂直导电图案朝向设置在第一狭缝的另一侧的第二区域延伸。

技术领域

本公开的一方面可以总体上涉及半导体器件及其制造方法，并且更具体地，涉及三维半导体器件及其制造方法。

背景技术

半导体器件包括能够存储数据的存储单元晶体管。三维半导体器件可以包括沿着彼此不同的第一方向至第三方向布置的存储单元晶体管。三维半导体器件包括用于将电信号传输到存储单元晶体管的诸如选择线和字线这样的线。

发明内容

根据本公开的一方面，可以提供一种半导体器件。该半导体器件可以包括通过第一狭缝彼此隔离的第一垂直导电图案和第二垂直导电图案。该半导体器件可以包括至少一个第一半导电图案，所述至少一个第一半导电图案从所述第一垂直导电图案朝向设置在所述第一狭缝的一侧的第一区域延伸。该半导体器件可以包括至少一个第二半导电图案，所述至少一个第二半导电图案从所述第二垂直导电图案朝向设置在所述第一狭缝的另一侧的第二区域延伸。

根据本公开的一方面，可以提供一种制造半导体器件的方法。该方法可以包括以下步骤：通过交替地堆叠至少一对第一材料层和第二材料层来形成第一堆叠结构。所述方法可以包括以下步骤：形成第一狭缝，所述第一狭缝按照穿透所述第一材料层和所述第二材料层的方式将所述第一堆叠结构隔离成第一子堆叠结构和第二子堆叠结构，并且具有被垂直图案覆盖的两个侧壁。

附图说明

图1A和图1B是根据本公开的实施方式的半导体器件的示意性电路图。

图2A、图2B、图3A和图3B是例示根据本公开的实施方式的半导体器件的立体图。

图4是例示根据本公开的实施方式的半导电图案、垂直导电图案和孔的结构的立体图。

图5A和图5B是例示根据本公开的实施方式的垂直导电图案和单元插塞的布置的放大截面图。

图6A至图6K是例示根据本公开的实施方式的半导体器件的制造方法的截面图。

图7A至图7C是例示根据本公开的实施方式的半导体器件的制造方法的截面图。

图8A至图8C例示根据本公开的实施方式的半导体器件的制造方法的截面图。

图9是例示根据本公开的实施方式的存储系统的配置的框图。

图10是例示根据本公开的实施方式的计算系统的配置的框图。

具体实施方式

将参照附图来描述本公开的实施方式的示例。然而，本公开的实施方式的示例可以按照不同的方式来实施并且不应该被理解为限于本文中阐述的实施方式的示例。相反，提供这些实施方式的示例，使得本公开的公开内容将是彻底和完全的，并且将把本公开的范围充分传达给本领域的技术人员。在不脱离本公开的范围的情况下，本公开的实施方式的示例的特征可以用于各种多个实施方式中。在附图中，为了清晰起见，可以夸大层和区域的大小和相对大小。附图不一定成比例。相似的参考标号始终是指相似的元件。

还要注意，在本说明书中，“连接/联接”是指一个组件不仅直接联接另一个组件，而且通过中间组件来间接联接另一个组件。另一方面，“直接连接/直接联接”是指一个组件在没有中间组件的情况下直接联接另一个组件。