[发明专利]一种振荡器链路延时校正电路

说明书

本发明公开了一种振荡器链路延时校正电路，该电路包括有含有链路延时的振荡器、链路延时检测单元、桥式辅助充放电单元，充放电速率调节单元、驱动单元；所述链路延时检测单元连接于所述振荡器，桥式辅助充放电单元则连接于所述链路延时检测单元，所述充放电速率调节单元连接于桥式辅助充放电单元，所述驱动单元设置在振荡器的输出端。通过桥式辅助充放电单元的放电回路动态检测信号链路上的延时，同时通过桥式辅助充放电单元的充电回路在等效延时窗口内进行充电以抵消电容上由于链路延时带来的额外电荷，从而消除链路延时对RC振荡器频率的影响。

技术领域

本发明属于集成电路技术领域，特别涉及振荡器的一种动态校正技术。

背景技术

在超大规模集成电子电路设计领域，无论是单片机还是微处理器，它们的核心都是大规模的时序逻辑电路，因此常常要用到一类专门用于产生信号的电路(即振荡电路)去驱动。振荡电路可以将直流功率转换成为周期性的波形信号，RC振荡器是应用最为普遍的一种振荡器电路，它的结构简单、成本较低，集成度高，作为稳定的时钟源广泛应用于各个电子系统。

常用的RC振荡器电路如图1所示，基准电流Iref经过电阻R产生参考电压Vref，连接到两个比较器的负端，基准电流Iref给电容C1、C2充放电，电容C1、C2上的电压分别接比较器的正端，与参考电压Vref做比较。假设初始时CK1＝1,CK2＝0，S1,S3导通，S2，S4截止。C2通过S3放电到地，电源VDD通过电流源Iref对C1充电，V1逐渐升高。当V1大于Vref时，RST＝1，RS触发器Q端输出CK1＝0，CK2＝1，S1,S3截止，S2，S4导通。C1通过S2放电到地，Iref通过开关S4给电容C2充电，V2逐渐升高。当V2大于Vref时，SET＝1，RS触发器Q端输出CK1＝1，CK2＝0。通过电容C1，C2的周期性充放电，RS触发器就会输出一个稳定的时钟频率。假设电容C1，C2相等，C1＝C2＝C，Vref＝Iref*R＝Iref*t/C，t＝RC，t是电容从0充电到Vref所需要的时间。一个周期包含C1和C2的充电时间，所以输出时钟的频率为f＝1/2RC。

由于在标准的CMOS工艺下，器件的参数(电阻、电容等)通常都会随着制造工艺角的不同有波动，上述提到的时钟输出频率f离散度通常比较大，因此RC振荡器通常都需要对电阻电容进行修调。在一些有外部参考精准时钟源存在的系统(如电力系统)，可借助外部参考源作为基准进行修调，如专利申请201310670253.5所提及的。但更多的电子应用系统通常没有额外的外部精准源作参考，对于此类电子系统，常见的方法是：内部电阻、电容做成可调，然后在给定条件下测量时钟输出频率，通过对内部电阻、电容进行逐一修调从而调整时钟频率达到预期值，进而消除电阻、电容带来的工艺偏差影响。在电阻电容的偏差被修调之后，随着电源温度的变化，振荡器的链路延时对时钟输出频率的影响就进一步显现出来。例如图1的电路中，如果实际的链路(比较器+RS触发器)有延时Td，则输出时钟频率变为f＝1/(2RC+2Td)。对于振荡器特别是高速振荡器，链路延时Td会造成频率偏差，成为影响RC振荡器的频率特性和温度特性的重要因素，降低了振荡器的整体性能，限制了应用环境。

发明内容

基于此，因此本发明的首要目地是提供一种振荡器链路延时校正电路，该延时校正电路通过桥式辅助充放电单元的放电回路动态检测信号链路上的延时，同时通过桥式辅助充放电单元的充电回路在等效延时窗口内进行充电以抵消电容上由于链路延时带来的额外电荷，从而消除链路延时对RC振荡器频率的影响，提高振荡器频率、温度特性。

为实现上述目的，本发明的技术方案为：