[发明专利]一种基于Verilog的判题装置、方法及系统

说明书

本发明公开了一种基于Verilog的判题装置，包括录入模块、处理模块、判定模块以及输出模块，可以对用户输入的Verilog答案信息进行仿真处理并进行判定，最后通过输出模块将判定结果输出到用户，可以实现对Verilog硬件语言作业的自动判题；本发明采用的一种基于Verilog的判题方法，可以对Verilog答案信息进行自动判题，同时还能对仿真结果中的波形信息进行转换，从而将对波形信息的对比转换成其他形式的信息的对比，方便判题，可以减少教师的工作量；本发明的一种基于Verilog的判题系统，包括浏览器、处理器和寄存器，可以实现对Verilog答案信息的自动判题，并且可以通过浏览器在任意地方上传Verilog答案信息。

技术领域

本发明涉及信息技术领域，特别是一种基于Verilog的判题装置、方法及系统。

背景技术

目前，多数学校的计算机相关专业都开发了自己的在线测评系统，例如C/C++、Java、Python等语言的在线练习评判系统，大多采用后台沙盒运行学生提交代码，然后根据程序输出，同数据库中正确答案相对比，得出结论。

然而对于电子或通信等领域的学生，大部分都会学习数字系统设计课程，都会用到Verilog/VHDL语言,Verilog广义上讲也是编程语言的一种，用来设计电路，但是由于其输出不仅有文本文件，还有波形文件，所以并不能使用上述C、java等语言的判题系统。

现在的教学环境中使用，普遍的情况还是学生的编程作业通过FTP，Email等方式提交给老师，由老师直接对程序以及程序的相关文档进行批改和打分，大批量的作业修改对老师来说是一件费时费力且容易出错的重复劳动，而且学生收到老师的反馈也不及时。

发明内容

为解决上述问题，本发明的目的在于提供一种基于Verilog的判题装置、方法及系统，可以对Verilog的编程作业自动进行批改。

本发明解决其问题所采用的技术方案是：

一种基于Verilog的判题装置，包括用于接收用户的Verilog答案信息的录入模块、用于对用户的Verilog答案信息进行仿真处理的处理模块、预设参数的判定模块以及将判定结果传输到用户的输出模块，所述录入模块将接收的Verilog答案信息传输到处理模块，处理模块对Verilog答案信息进行处理后传输到判定模块，判定模块根据预设参数对处理后的Verilog答案信息进行判定后通过输出模块输出。

进一步，所述处理模块包括用于检测Verilog答案信息的文件类型是否符合格式要求的检测反馈模块，当检测反馈模块检测到Verilog答案信息的文件类型不符合格式要求时，将检测结果通过输出模块输出到用户。

进一步，所述处理模块还包括用于对Verilog答案信息进行仿真的仿真模块，所述仿真模块与检测反馈模块连接，当检测反馈模块检测到Verilog答案信息的文件类型符合格式要求时，将Verilog答案信息传输到仿真模块，经仿真模块进行处理后传输到判定模块进行判定。

进一步，所述处理模块还包括用于将仿真结果进行转换的转换模块，所述转换模块将转换的结果传输到判定模块，由判定模块对转换的结果进行判定，并通过输出模块输出到用户。

一种基于Verilog的判题方法，包括以下步骤：

A、接收Verilog答案信息；

B、利用仿真工具对Verilog答案信息进行仿真，生成仿真结果，其中仿真结果包括程序执行结果、代码错误信息以及波形信息；

C、对波形信息进行转换得到转换后的信息；

D、根据预设的参数对程序执行结果以及转换后的信息进行判定，得到判定结果；

E、输出结果。