[发明专利]具有低导通电阻的半导体器件结构及其制造方法

说明书

本发明公开了半导体器件及其制造方法。该半导体器件包括：第一P型阱区和非对称的第二P型阱区，每个阱区均形成在半导体衬底中；形成在衬底上的栅极绝缘层和栅电极；形成在栅电极的相应侧的第一N型源极/漏极区和第二N型源极/漏极区；以及N型非对称LDD区，其被形成为从第二源极/漏极区延伸，其中，非对称的第二P型阱区包围第二N型源极/漏极区和非对称LDD区，并且第一N型源极/漏极区接触不对称的第二P型阱区和衬底两者，并且非对称的第二P型阱区被形成为包围第二N型源极/漏极区且与第一N型源极/漏极区接触。

相关申请的交叉引用

本申请要求于2017年3月29日在韩国知识产权局提交的韩国专利申 请第10-2017-0039978号的权益，其全部公开内容通过引用并入本文中以 用于所有目的。

技术领域

以下描述涉及具有低导通电阻(Rdson，on-state resistance)的半导体 器件结构及其制造方法。以下描述更具体地涉及具有非对称轻掺杂漏极 (LDD)区和非对称阱区的半导体器件及其制造方法。

背景技术

由于电子器件的趋势，半导体芯片需要减小的芯片尺寸和更小的晶体 管尺寸。半导体器件在尺寸更小但仍保留或改善性能时更具竞争力。

因此，非对称或混合器件正在开发中。在传统的混合半导体器件中， 第一源极/漏极和第二源极/漏极的LDD深度彼此不同。例如，将深度浅的 LDD工艺应用于第一源极/漏极，并且将深度深的LDD工艺应用于第二源 极/漏极。

然而，需要许多掩模来制造具有这样的不同深度的混合器件。用于制 造掩模的成本相应地增加，并且半导体器件的制造时间(即，周转时间 (turn-around time)，“TAT”)延长。此外，无法使用传统工艺来获得源极 与漏极之间的期望导通电阻(Rdson)。

发明内容

为了以简化的形式介绍以下将在详细描述中进一步描述的概念选择 而提供了本概述。本概述并非旨在确定所要求保护的主题的关键特征或基 本特征，也不旨在用来帮助确定所要求保护的主题的范围。

在一个总体方面，半导体器件结构可以通过使用非对称LDD结构和 非对称阱结构来改善源极与漏极之间的Rdson性能。

此外，这些示例旨在通过如下来以低成本提供半导体器件的制造方 法：通过在栅极形成过程之后使用非对称掩模图案形成阱区和LDD区来 减少用于半导体器件的掩模的数量。

在一个总体方面，一种半导体器件包括：形成在半导体衬底中的第一 P型阱区和非对称的第二P型阱区；形成在衬底中的栅极绝缘层和栅电极； 分别形成在栅电极旁边的第一N型源极/漏极区和第二N型源极/漏极区； 以及从第二N型源极/漏极区延伸形成的N型非对称LDD区，其中，非 对称的第二P型阱区包围第二N型源极/漏极区和N型非对称LDD区，第一源极/漏极区与非对称的第二P型阱区和衬底两者接触，并且非对称 的第二P型阱区被形成为朝向第二源极/漏极区而不是朝向第一源极/漏极 区偏移。

该半导体器件还可以包括：第一P型体区，其被形成为与第一N型 源极/漏极区间隔开并且形成在第一P型阱区内；第二P型体区，其被形 成为与第二N型源极/漏极区间隔开并且形成在非对称的第二P型阱区内； 第一沟槽，其形成在第一N型源极/漏极区与第一P型体区之间；以及第 二沟槽，其形成在第二N型源极/漏极区与第二P型体区之间。

半导体器件还可以包括被形成为与第一N型源极/漏极区交叠的第一 间隔件以及被形成为与第二N型源极/漏极区交叠的第二间隔件。

第二P型阱区可以被形成为与第一沟槽间隔开。

第二P型阱区的边缘可以不延伸超过第一间隔件的外边缘。

N型非对称LDD区可以不与第一N型源极/漏极区一起形成。