[发明专利]全数字卫星信号模拟源

权利要求书

1.一种全数字卫星信号模拟源，包括结构上采用可插入CPCI机箱的模拟源板卡，所述模拟源板卡上设有数字处理部分和模拟处理部分，数字处理部包含外接点频时钟源的数模转换器、外接内存相连数字信号处理器DSP的现场可编程门阵列FPGA，其特征在于：DSP通过SRIO接口接收主控板下发的编码方式、调制方式和编码数据源选择开关信号的控制参数，将解析后的控制参数，通过EMIF总线分别输入到现场可编程门阵列FPGA中的信道编码单元、信号调制单元和选择器，信道编码单元根据输入差分编码、卷积编码不同的编码方式，产生编码方式下的编码数据，将编码数据输出到选择器，选择器将编码数据源选择开关输出的编码数据或通过PCIE接口输入的主控板上存储文件编码数据作为信号调制单元的数据输入，信号调制单元将选择器输出的DDS调制数据分为每组8个通道，每个通道数据位宽为12的A、B、C、D四组；四组通过各自的8通道数据(0:11)，经过各自的一个MUX(8:1)进行顺序合路，各组并行数据经过MUX(8:1)合路后分别对应数模转换器的一个端口，完成中频率的偏移，将各自输出一路的通道数据(0:11)分别送入到数模转换器的A、B、C、D端口，数模转换器将上述通道数据(0:11)转换为高中频模拟信号，高中频模拟信号被送入模拟处理部分，经宽带滤波衰减器滤去或衰减频段范围外的谐波，并调节数模转换器模拟端信号输出的幅度，输出多模、码速率连续可变的高中频宽带卫星模拟信号。

2.如权利要求1所述的全数字卫星信号模拟源，其特征在于：数字信号处理器DSP外接存储DSP启动程序的闪存和用来解析控制参数需要的内存，通过Serial RapidIO总线传输解析后的控制参数，解析后的控制参数通过EMIF总线输出至现场可编程门阵列FPGA。

3.如权利要求1所述的全数字卫星信号模拟源，其特征在于：主控板将Matlab中按照低密度奇偶校验码LDPC编码方式进行编码，并存储在主控板上，存储在主控板上的编码数据通过PCI Express接口传输到现场可编程门阵列FPGA的PCIE数据解析单元，PCIE数据解析单元将PCIE接口输入的主控板存储文件编码数据存储在内存中，供选择器提取。

4.如权利要求3所述的全数字卫星信号模拟源，其特征在于：PCIE数据解析单元将解析输出的主控板存储文件编码数据输入到FPGA外接的内存中进行速率转换，FPGA通过32位低速数据总线从外接内存存储区取数，将PCIE接口输入的主控板存储文件编码数据输入到选择器，选择器根据输入的编码数据源选择开关，选择信道编码单元输出的编码数据或PCIE接口输入的主控板存储文件编码数据作为信号调制单元的数据输入。

5.如权利要求1所述的全数字卫星信号模拟源，其特征在于：数字信号处理器DSP作为该全数字卫星信号模拟源的主控，完成主控板下发包含编码方式、调制方式和编码数据源选择开关的控制参数。

6.如权利要求1所述的全数字卫星信号模拟源，其特征在于：数字信号处理器DSP通过Serial RapidIO总线传输控制参数，FPGA通过多条DDS通道接收控制参数来完成控制参数不同的编码、加扰和加同步字，根据编码信道的符号速率和DDS的并行运算主频率，确定多路并行调制逻辑载波相位的翻转位置，并通过分级接口传输码流速率。

7.如权利要求1所述的全数字卫星信号模拟源，其特征在于：FPGA通过内部逻辑产生IQ两路正交调制信号，对I路进行归一化处理，计算出Q路归一化参数，并在IQ信号正交变换前，通过乘法器对Q路信号的幅度和相位进行微调，消弱外部模拟器件性能不同带来的IQ两路信号正交性。

8.如权利要求1所述的全数字卫星信号模拟源，其特征在于：在主控板上的监控界面上对编码方式的参数进行设置，配置不同编码方式的切换开关，切换开关选择增减编码单元，将模拟源上的信道编码单元的信号流程切换到与编码方式对应的处理支路，实现不同编码、变换工作模式与处理支路对应关系。