[发明专利]封装结构在审
申请号: | 201810271034.2 | 申请日: | 2018-03-29 |
公开(公告)号: | CN109585387A | 公开(公告)日: | 2019-04-05 |
发明(设计)人: | 庄南卿;余振华;刘重希;史朝文;张守仁 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/58 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体管芯 绝缘包封 天线 包封 封装结构 电连接 堆叠 | ||
本发明实施例提供一种封装结构,其包括绝缘包封体、至少一个半导体管芯、至少一个第一天线、及至少一个第二天线。所述绝缘包封体包括第一部分、第二部分及第三部分,其中所述第二部分位于所述第一部分与所述第三部分之间。所述至少一个半导体管芯被包封在所述绝缘包封体的所述第一部分中,且所述第二部分及所述第三部分堆叠在所述至少一个半导体管芯上。所述至少一个第一天线电连接到所述至少一个半导体管芯且被包封在所述绝缘包封体的所述第三部分中。所述至少一个第二天线电连接到所述至少一个半导体管芯且被包封在所述绝缘包封体的所述第二部分中。
技术领域
本发明实施例是有关于一种封装结构。
背景技术
在各种电子应用(例如移动电话及其他移动电子设备)中使用的半导体装置及集成电路通常在单个半导体晶片(wafer)上进行制造。对晶片的管芯可进行晶片级处理及封装,且已开发出各种技术来进行晶片级封装。
发明内容
本发明实施例提供一种封装结构包括绝缘包封体、至少一个半导体管芯、至少一个第一天线、及至少一个第二天线。所述绝缘包封体包括第一部分、第二部分及第三部分,其中所述第二部分位于所述第一部分与所述第三部分之间。所述至少一个半导体管芯被包封在所述绝缘包封体的所述第一部分中,其中所述第二部分及所述第三部分堆叠在所述至少一个半导体管芯上。所述至少一个第一天线电连接到所述至少一个半导体管芯且被包封在所述绝缘包封体的所述第三部分中。所述至少一个第二天线电连接到所述至少一个半导体管芯且被包封在所述绝缘包封体的所述第二部分中。
附图说明
结合附图阅读以下详细说明,会最佳地理解本发明实施例的各方面。应注意,根据本行业中的标准惯例,各种特征并非按比例绘制。事实上,为使论述清晰起见,可任意增大或减小各种特征的尺寸。
图1A是根据本发明实施例一些示例性实施例的封装结构的示意性三维侧视图。
图1B是图1A所示封装结构的示意性剖视图。
图1C是示出图1A所示封装结构的示意性分解图。
图2A是根据本发明实施例一些示例性实施例的封装结构的示意性三维侧视图。
图2B是图2A所示封装结构的示意性剖视图。
图2C是示出图2A所示封装结构的示意性分解图。
图3A是根据本发明实施例一些示例性实施例的封装结构的示意性三维侧视图。
图3B是图3A所示封装结构的示意性剖视图。
图3C是示出图3A所示封装结构的示意性分解图。
图4A是根据本发明实施例一些示例性实施例的封装结构的示意性三维侧视图。
图4B是图4A所示封装结构的示意性剖视图。
图4C是示出图4A所示封装结构的示意性分解图。
图5A是根据本发明实施例一些示例性实施例的封装结构的示意性三维侧视图。
图5B是图5A所示封装结构的示意性剖视图。
图5C是示出图5A所示封装结构的示意性分解图。
[符号的说明]
10、20、30、40、50:封装结构;
100、110、200:重布线结构;
112a:第一聚合物介电材料层;
112b:第二聚合物介电材料层;
112c:第三聚合物介电材料层;
114a:第一金属化层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810271034.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:封装结构
- 下一篇:具有带有腔体的TIV的InFO-POP结构