[发明专利]一种使用引线框键合配置芯片的装置和方法

说明书

本申请涉及一种使用引线框键合配置芯片的装置和方法，所述装置具有芯片封装预留的配置键合孔和芯片内部的逻辑控制电路，所述配置键合孔和所述逻辑控制电路配合使用来配置芯片功能，本申请把键合孔进行合理的配置，并与芯片功能相适应，能够大大提高芯片的功能控制和优化管脚配置，并且提高了键合孔的利用率。

【技术领域】

本发明属于芯片控制领域，尤其是一种使用引线框键合配置芯片的装置和方法。

【背景技术】

集成电路的生产总体上包括材料制备与加工、芯片制造、封装三大环节。其中，芯片封装工艺主要包括减薄、划切、粘片、烘烤固化、清洗、键合、塑封、切筋等不同工序。其中键合是把芯片上电极与金属引线框架一一对应连接起来的焊接工艺。近些年来，芯片封装技术的发展速度逐渐加快，由于材料技术的不断发展以及封装工艺的不断创新简化了传统的封装工艺。如键合引线悬空的引线键合工艺，就是在引线键合结束后实现了引线与焊接管脚的分离，省去了后续的切筋工序，实现了引线框架的循环利用，节省了封装成本。

引线框架作为集成电路的芯片载体，是一种借助于键合材料实现芯片内部电路引出端与外引脚的电气连接，并形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。

引线框键合就是把键合孔(PAD)和引线框连接的一种技术，但目前大多数的集成电路封装工艺的引线框都是和印刷电路板(PCB)的地连接在一起的。但会存在冗余的键合孔，这些键合孔不能被有效的利用起来，对于寸土寸金的芯片来说，这无疑是一种巨大的浪费。

【发明内容】

为了解决现有技术中的上述问题，本发明提供了一种使用引线框键合配置芯片的装置，其特征在于：所述装置具有芯片封装预留的配置键合孔和芯片内部的逻辑控制电路，所述配置键合孔和所述逻辑控制电路配合使用来配置芯片功能。所述配置键合孔的数量为n，n为自然数，所述配置芯片功能的可配置模式数量为2的n次方个。所述配置键合孔与逻辑控制电路一一对应。所述配置键合孔的状态为键合孔悬空或者键合孔与接地的引线框连接。所述逻辑控制电路由配合电路和触发器构成，配合电路的输出端连接触发器的输入端，触发器的输出端控制配合电路，所述配合电路的输出端还作为逻辑控制电路的输出端。所述配合电路由上拉电阻、PMOS开关管、配置键合孔(ConfigPad)、反相器(INV_1)构成，其中PMOS由触发器的输出端控制其导通或关断，PMOS的输出端和配置键合孔的输入端均连接至反相器的输入端，所述反相器的输出端为配合电路的输出端。所述逻辑控制电路输出“0”、“1”两种状态。所述触发器为具有锁存功能的触发器。所述配置模式为芯片选择模数转换器的分辨率和转换速度或芯片选择不同容量的内嵌存储器或芯片选择不同速度的运行频率。

并进一步公开了一种使用引线框键合配置芯片的方法，使用芯片封装预留的配置键合孔与芯片内部的逻辑控制电路配置芯片功能。所述配置键合孔的状态为键合孔悬空或者键合孔与接地的引线框连接。当键合孔悬空时，配合电路的输出端输出逻辑信号“0”，并被触发器锁存，触发器的输出端将被保持输出低电平，控制PMOS导通；当键合孔被连接到接地的引线框时，配合电路的输出端输出逻辑信号“1”，并被触发器锁存，触发器的输出端将被保持输出高电平，控制PMOS关断。所述配置键合孔的数量为n，n为自然数，与所述配置键合孔一一对应的逻辑控制电路产生“1”、“0”两种状态，将n个逻辑控制电路的输出经解码器后输出2的n次方个可配置芯片功能的可配置模式。

本申请把键合孔进行合理的配置，并与芯片功能相适应，能够大大提高芯片的功能控制和优化管脚配置，并且提高了键合孔的利用率。

【附图说明】

此处所说明的附图是用来提供对本发明的进一步理解，构成本申请的一部分，但并不构成对本发明的不当限定，在附图中：

图1是键合孔(PAD)与引线框的配置关系图

图2是键合孔(PAD)配置芯片的内部逻辑控制电路图