[发明专利]一种IGBT器件背面制作方法在审

专利信息
申请号: 201810274856.6 申请日: 2018-03-30
公开(公告)号: CN108538721A 公开(公告)日: 2018-09-14
发明(设计)人: 张艳旺;吴宗宪;王宇澄 申请(专利权)人: 苏州凤凰芯电子科技有限公司
主分类号: H01L21/331 分类号: H01L21/331;H01L29/739
代理公司: 无锡市大为专利商标事务所(普通合伙) 32104 代理人: 曹祖良
地址: 215612 江苏省苏州*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 背面 制作 半导体器件 产品工艺 高温退火 降低器件 器件工艺 正面工艺 制作工艺 碎片率 兼容 加工 制造
【权利要求书】:

1.一种IGBT器件背面制作方法,其特征在于,包括如下步骤:

第一步:提供一半导体基板,选取N型半导体材料作为半导体基板(1);

第二步:在所述半导体基板(1)上,生长第一N型外延层(2);

第三步:在第一N型外延层(2)表面注入P型杂质;

第四步:在第一N型外延层(2)表面继续生长一层第二N型外延层(3);

第五步:在第二N型外延层(3)表面注入N型杂质;

第六步:对注入的杂质离子进行高温退火激活,形成N型缓冲层(4)和P型空穴注入层(5)。

2.根据权利要求1所述的一种IGBT器件背面制作方法,其特征在于,在所述第六步后,继续进行如下步骤:

第一步:在N型缓冲层(4)上继续生长一层第三N型外延层(6);

第二步:在第三N型外延层(6)内完成常规IGBT正面工艺的P型体区(7)及位于P型体区(7)内的N型源区(8),在第三N型外延层(6)表面完成常规IGBT正面工艺的栅氧化层(9)、位于栅氧化层(9)上的绝缘介质层(10)、被绝缘介质层(10)和栅氧化层(9)包裹的栅极多晶硅(11)及覆盖在绝缘介质层(10)上的金属层;

第三步:对半导体基板(1)进行研磨,并研磨至P型空穴注入层(5);

第四步:对器件背面进行金属化。

3.根据权利要求2所述的一种IGBT器件背面制作方法,其特征在于,所述第三N型外延层(6)的掺杂浓度小于N型缓冲层(4)的掺杂浓度。

4.根据权利要求1所述的一种IGBT器件背面制作方法,其特征在于,所述第二步和第三步还可通过如下方法制作:在半导体基板(1)上直接生长掺杂P型杂质的外延层,且P型杂质的外延层的掺杂浓度与P型空穴注入层(5)的掺杂浓度相同。

5.根据权利要求1所述的一种IGBT器件背面制作方法,其特征在于,所述第四步和第五步还可通过如下方法制作:在第一N型外延层(2)表面继续生长掺杂N型杂质的外延层,且掺杂N型杂质的外延层的掺杂浓度与N型缓冲层(4)的掺杂浓度相同。

6.根据权利要求1所述的一种IGBT器件背面制作方法,其特征在于,在所述第四步和第五步中,所述第二N型外延层(3)的掺杂浓度和注入第二N型外延层(3)的N型杂质的掺杂浓度之和与N型缓冲层(4)的掺杂浓度相同。

7.根据权利要求1所述的一种IGBT器件背面制作方法,其特征在于,所述第六步中,对注入的杂质离子进行高温退火的条件为,退火温度为1200~1250℃,退火时间为400~500min。

8.根据权利要求1所述的一种IGBT器件背面制作方法,其特征在于,所述IGBT器件包括平面栅型IGBT器件和沟槽栅型IGBT器件。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州凤凰芯电子科技有限公司,未经苏州凤凰芯电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810274856.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top