[发明专利]能产生涡卷吸引子的忆阻型超混沌电路

权利要求书

1.一种能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：包括三维Jerk混沌系统和忆阻实现电路，所述三维Jerk混沌系统包括第一通道、第二通道、第三通道和第一符号函数电路，忆阻实现电路包括忆阻等效基础电路和阶梯函数序发生器；

所述忆阻等效基础电路包括第十二至第十六运算放大器、第二十一至第三十三电阻、第一乘法器、第二乘法器、第四电容，所述第二十一电阻的一端作为忆阻等效基础电路的第一输入端，第二十一电阻的另一端与第十二运算放大器的反相输入端相连，第二十二电阻的一端作为忆阻等效基础电路的第二输入端，第二十二电阻的另一端与第十二运算放大器的反相输入端相连，第二十三电阻跨接在第十二运算放大器的反相输入端与输出端之间，第十二运算放大器的输出端与第二十四电阻的一端、第一乘法器的两个输入端相连，第二十四电阻的另一端与第十三运算放大器的反相输入端相连，第二十五电阻跨接在第十三运算放大器的反相输入端与输出端之间，第十三运算放大器的输出端经第二十六电阻后连接第十四运算放大器的反相输入端，第二十七电阻的一端作为忆阻等效基础电路的第三输入端，第二十七电阻的另一端连接第十四运算放大器的反相输入端，第二十八电阻跨接在第十四运算放大器的反相输入端与输出端之间，第十四运算放大器的输出端经第二十九电阻后连接第十五运算放大器的反相输入端，第四电容跨接在第十五运算放大器的反相输入端与输出端之间，第十五运算放大器的输出端经第三十电阻后连接第十六运算放大器的反相输入端，第三十一电阻跨接在第十六运算放大器的反相输入端与输出端之间，第十六运算放大器的输出端作为忆阻等效基础电路的第一输出端，所述第十二至第十六运算放大器的同相输入端均接地；第一乘法器的输出端与第二乘法器的一个输入端相连，第二乘法器的另一个输入端作为忆阻等效基础电路的第四输入端，第三十二电阻的一端与第二乘法器的输出端相连，第三十二电阻的另一端作为忆阻等效基础电路的第二输出端，第三十三电阻的一端与第二乘法器的另一个输入端相连，第三十三电阻的另一端与第三十二电阻的另一端相连；

所述阶梯函数序发生器包括第二至第八符号函数电路、第一至第四开关、加法器和反相器；

所述第二符号函数电路包括第十七运算放大器、第十八运算放大器、第三十四至第三十六电阻，第十七运算放大器的反相输入端作为第二符号函数电路的输入端，第十七运算放大器的同相输入端接地，第十七运算放大器的输出端经第三十四电阻后连接第十八运算放大器的反相输入端，第十八运算放大器的同相输入端接地，第三十五电阻跨接在第十八运算放大器的反相输入端与输出端之间，第十八运算放大器的输出端与第三十六电阻的一端相连，第三十六电阻的另一端作为第二符号函数电路的输出端并连接第一开关的一端；

所述第三符号函数电路包括第十九运算放大器、第二十运算放大器、第三十七至第三十九电阻，第十九运算放大器的反相输入端作为第三符号函数电路的输入端，第十九运算放大器的输出端经第三十七电阻后连接第二十运算放大器的反相输入端，第三十八电阻跨接在第二十运算放大器的反相输入端与输出端之间，第二十运算放大器的输出端与第三十九电阻的一端相连，第三十九电阻的另一端作为第三符号函数电路的输出端并连接第二开关的一端；

所述第四符号函数电路包括第二十一运算放大器、第二十二运算放大器、第四十至第四十二电阻，第二十一运算放大器的反相输入端作为第四符号函数电路的输入端，第二十一运算放大器的输出端经第四十电阻后连接第二十二运算放大器的反相输入端，第四十一电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第四十二电阻的一端相连，第四十二电阻的另一端作为第四符号函数电路的输出端并连接第二开关的一端；

所述第五符号函数电路包括第二十三运算放大器、第二十四运算放大器、第四十三至第四十五电阻，第二十三运算放大器的反相输入端作为第五符号函数电路的输入端，第二十三运算放大器的输出端经第四十三电阻后连接第二十四运算放大器的反相输入端，第四十四电阻跨接在第二十四运算放大器的反相输入端与输出端之间，第二十四运算放大器的输出端与第四十五电阻的一端相连，第四十五电阻的另一端作为第五符号函数电路的输出端并连接第三开关的一端；

所述第六符号函数电路包括第二十五运算放大器、第二十六运算放大器、第四十六至第四十八电阻，第二十五运算放大器的反相输入端作为第六符号函数电路的输入端，第二十五运算放大器的输出端经第四十六电阻后连接第二十六运算放大器的反相输入端，第四十七电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第四十八电阻的一端相连，第四十八电阻的另一端作为第六符号函数电路的输出端并连接第三开关的一端；

所述第七符号函数电路包括第二十七运算放大器、第二十八运算放大器、第四十九至第五十一电阻，第二十七运算放大器的反相输入端作为第七符号函数电路的输入端，第二十七运算放大器的输出端经第四十九电阻后连接第二十八运算放大器的反相输入端，第五十电阻跨接在第二十八运算放大器的反相输入端与输出端之间，第二十八运算放大器的输出端与第五十一电阻的一端相连，第五十一电阻的另一端作为第七符号函数电路的输出端并连接第四开关的一端；

所述第八符号函数电路包括第二十九运算放大器、第三十运算放大器、第五十二至第五十四电阻，第二十九运算放大器的反相输入端作为第八符号函数电路的输入端，第二十九运算放大器的输出端经第五十二电阻后连接第三十运算放大器的反相输入端，第五十三电阻跨接在第三十运算放大器的反相输入端与输出端之间，第三十运算放大器的输出端与第五十四电阻的一端相连，第五十四电阻的另一端作为第八符号函数电路的输出端并连接第四开关的一端；

所述第十七运算放大器、第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的反相输入端连接在一起并作为阶梯函数序发生器的输入端，第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端分别接电源，第十七运算放大器、第十八运算放大器、第二十运算放大器、第二十二运算放大器、第二十四运算放大器、第二十六运算放大器、第二十八运算放大器、第三十运算放大器的同相输入端均接地；

所述加法器包括第三十一运算放大器、第五十五电阻、第五十六电阻，所述反相器包括第三十二运算放大器、第五十七电阻，所述第一至第四开关的另一端连接在一起并接至第三十一运算放大器的反相输入端，第三十一运算放大器的同相输入端接地，第五十五电阻跨接在第三十一运算放大器的反相输入端与输出端之间，第三十一运算放大器的输出端经第五十六电阻后连接第三十二运算放大器的反相输入端，第三十二运算放大器的同相输入端接地，第五十七电阻跨接在第三十二运算放大器的反相输入端与输出端之间，第三十二运算放大器的输出端作为阶梯函数序发生器的输出端。