[发明专利]无回滞效应栅接地NMOS静电防护半导体器件及其实现方法

说明书

本发明提供了一种无回滞效应栅接地NMOS静电防护半导体器件及其实现方法，包括衬底(10)、P阱(20)、N阱(60)、源极(30)、栅极(40)、漏极(50)和P阱接出区(80)，所述P阱(20)位于所述衬底(10)的上部；所述源极(30)和漏极(50)形成于所述P阱(20)中，且所述源极(30)和所述漏极(50)位于所述P阱(20)的上部；所述栅极(40)与所述源极(30)相连接，且位于所述源极(30)和所述漏极(50)之间的P阱(20)的上部；所述N阱(60)位于所述源极(30)和所述漏极(50)之间，且所述N阱(60)位于所述P阱(20)的上部；所述P阱接出区(80)形成于所述P阱(20)中，且位于所述P阱(20)的上部，并与所述源极(30)相连接。

技术领域

本发明涉及半导体技术领域，特别涉及一种无回滞效应栅接地NMOS静电防护半导体器件及其实现方法。

背景技术

高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心——高压器件(例如横向扩散金属氧化物晶体管，LDMOS)本身不像普通的低压金属氧化物晶体管静电防护器件适用于防静电保护设计，因为高压器件的回滞效应曲线所表现出来的特性很差。如图1所示，从图1可以得出：1)触发电压(Vt1)过高；2)维持电压(Vh)过低，往往大大低于高压电路的工作电压，高压电路正常工作时容易因外界的扰动触发闩锁效应；3)二次击穿电流(热击穿电流，It2)过低，这是因为LDMOS在泄放静电电流时因为器件结构特性发生局部电流拥堵(Localized Current Crowding)所致。

因而工业界在解决高压电路防静电保护设计的时候，往往采用两种思路来实现：1)对用于防静电保护模块的高压器件的器件结构进行调整，优化其回滞效应曲线，使之适用于防静电保护设计，但往往因为高压器件本身器件结构特性的原因实践起来比较困难；2)用一定数量的低压防静电保护器件串联起来构成能承受高压的防静电保护电路。因为低压防静电保护器件的特性相对容易调整和控制，不需要对低压防静电保护器件的器件结构进行调整，所以工业界特别是一些无晶圆厂集成电路设计公司往往比较喜欢用一定数量的低压防静电保护器件串联的方法。

因为高压电路防静电保护设计窗口的需要，这就对低压防静电保护器件的回滞效应特性有一定的要求，往往要求其回滞效应窗口越小越好，最好没有回滞效应，也就是回滞效应的维持电压和触发电压基本保持一致。低压PMOS器件是一种常见的低压金属氧化物晶体管中一种天然的无回滞效应静电防护器件，因为其发生回滞效应时的寄生PNP三极管电流增益比较小，所以低压PMOS器件回滞效应的维持电压和触发电压比较接近，但低压PMOS器件的不足之处是其回滞效应的二次击穿电流(It2)比较小，所以工业界纷纷研究开发一种既没有回滞效应又具有较高的二次击穿电流的防静电保护器件。

另外，传统的低压GGNMOS器件，其器件结构如图2所示，无回滞效应栅接地NMOS静电防护半导体器件包括衬底10、P阱20、源极30、栅极40、漏极50和P阱接出区80，其中：所述P阱20位于所述衬底10的上部；所述源极30和漏极50形成于所述P阱20中，且所述源极30和所述漏极50位于所述P阱20的上部；所述栅极40与所述源极30相连接，且位于所述源极30和所述漏极50之间的P阱20的上部；所述P阱接出区80形成于所述P阱20中，且位于所述P阱20的上部，并与所述源极30相连接。所述P阱接出区80由P型轻掺杂81内部包裹P型重掺杂82构成。所述漏极50的外围具有一漏极边界层51，所述漏极边界层51为N型轻掺杂；所述源极30的外围具有一源极边界层31，所述源极边界层31为N型轻掺杂。包括非金属硅化物70，所述非金属硅化物70位于所述P阱20的上部，并与所述漏极50相连接。