[发明专利]多模态神经元电路及神经元实现方法

权利要求书

1.一种多模态神经元电路，其特征在于，包括：脉冲产生电路以及与所述脉冲产生电路的连接的辅助U-unit单元电路；

所述脉冲产生电路用于在控制信号和外加电压的作用下输出预设模式的脉冲序列以实现相应的神经元；

所述辅助U-unit单元电路用于产生所述外加电压并将所述外加电压施加至所述脉冲产生电路；

所述脉冲产生电路包括：电流源、第一电容、第一至第四反相器以及第一至第五N型晶体管；

所述电流源的正极与外部电源连接，所述电流源的负极与第一节点连接；所述第一节点还分别与第一反相器的正极、所述第一电容的正极以及所述第一和第三N型晶体管的漏极连接；所述第一至第四反相器依次正向连接，所述第三反相器的输出端与所述辅助U-unit单元电路连接，所述第四反相器的输出端与所述脉冲产生电路的输出端连接；所述第一N型晶体管的源极与所述第二N型晶体管的漏极连接，所述第三N型晶体管的源极分别与第四和第五N型晶体管的漏极连接，所述第三N型晶体管的栅极与所述脉冲产生电路的输出端连接；所述第一电容的负极以及所述第二、第四和第五N型晶体管的源极均与地连接；

所述辅助U-unit单元电路包括：第一至第三P型晶体管、第六至第九N型晶体管、第二电容、第三电容、第五反相器以及第六反相器；

所述第一P型晶体管的栅极与所述第三反相器的输出端连接，所述第一P型晶体管的漏极与外部电源连接，所述第一P型晶体管的源极与第二节点连接；所述第二节点分别与所述第四N型晶体管的栅极、所述第二电容的正极、第六N型晶体管的漏极、第二P型晶体管的漏极、第三P型晶体管的漏极以及第五反相器的正极连接；所述第六N型晶体管的源极与所述第七N型晶体管的漏极连接；所述第二N型晶体管的栅极、所述第三P型晶体管的源极、所述第七N型晶体管的栅极和所述第八N型晶体管的源极相连；所述第五反相器与所述第六反相器正向相连，所述第六反相器的输出端分别与所述第八N型晶体管的漏极和所述第三电容的正极连接；所述第三电容的负极分别与所述第二P型晶体管的源极和所述第九N型晶体管的漏极连接。

2.一种基于权利要求1所述多模态神经元电路的神经元实现方法，其特征在于，包括：

将第一控制信号分别施加至所述第一N型晶体管的栅极和所述第五N型晶体管的栅极；将第一外加电压施加至所述第二N型晶体管的栅极；将第二外加电压施加至所述第四N型晶体管的栅极；

将第二控制信号分别施加至所述第二P型晶体管的栅极和所述第九N型晶体管的栅极；将第三控制信号分别施加至所述第三P型晶体管的栅极和所述第八N型晶体管的栅极；将第四控制信号施加至所述第六N型晶体管的栅极；

其中，所述第一外加电压为所述第七N型晶体管的栅极的对地电压；所述第二外加电压为所述第二电容两端的电压。

3.根据权利要求2所述的方法，其特征在于，令所述第一控制信号为高电平，实现兴奋型神经元。

4.根据权利要求2所述的方法，其特征在于，令所述第一控制信号为低电平，实现抑制型神经元。

5.根据权利要求3所述的方法，其特征在于，令所述第二控制信号为高电平、所述第三控制信号为低电平、所述第四控制信号为低电平，实现RS型神经元；

令所述第二控制信号为高电平、所述第三控制信号为高电平、所述第四控制信号为低电平，实现IB型神经元；

令所述第二控制信号为低电平、所述第三控制信号为高电平、所述第四控制信号为低电平，实现CH型神经元。

6.根据权利要求4所述的方法，其特征在于，令所述第二控制信号为高电平、所述第三控制信号为低电平、所述第四控制信号为低电平，实现LTS型神经元；

令所述第二控制信号为高电平、所述第三控制信号为低电平、所述第四控制信号为高电平，实现FS型神经元。