[发明专利]一种防止服务器主板核心电压漏电的方法与装置在审
| 申请号： | 201810282455.5 | 申请日： | 2018-04-02 |
| 公开（公告）号： | CN108549279A | 公开（公告）日： | 2018-09-18 |
| 发明（设计）人： | 岳远斌 | 申请（专利权）人： | 郑州云海信息技术有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042;G06F1/26 |
| 代理公司： | 济南诚智商标专利事务所有限公司 37105 | 代理人： | 李修杰 |
| 地址： | 450018 河南省郑州市*** | 国省代码： | 河南;41 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 漏电 核心电压 输出信号 服务器主板 电平状态 不同条件 开机时序 硬件线路 控制过程 控制硬件 控制主板 连接主板 漏电现象 输入端 主板 服务器 开机 混乱 | ||
1.一种防止服务器主板核心电压漏电的方法，其特征在于，包括以下步骤：
S1、在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
S2、结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
S3、通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
2.根据权利要求1所述的一种防止服务器主板核心电压漏电的方法，其特征在于，所述定义输出信号OUT在不同条件下的电平状态具体操作为：
当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
3.根据权利要求2所述的一种防止服务器主板核心电压漏电的方法，其特征在于，所述通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭具体操作为：
当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
4.根据权利要求1-3任意一项所述的一种防止服务器主板核心电压漏电的方法，其特征在于，所述CPLD与主板硬件线路之间采用NMOS管进行连接。
5.一种防止服务器主板核心电压漏电的装置，其特征在于，包括：
CPLD输出信号定义模块，用于在CPLD内部定义一个输出信号OUT，连接主板硬件线路的输入端；
输出信号电平状态定义模块，用于结合开机时序控制过程，定义输出信号OUT在不同条件下的电平状态；
硬件线路开闭模块，用于通过设定输出信号OUT的电平状态，控制硬件线路的开启或关闭。
6.根据权利要求5所述的一种防止服务器主板核心电压漏电的装置，其特征在于，所述输出信号电平状态定义模块包括：
高电平设置单元，用于当主板上核心电压P12V、P5V和P3V3还未生成时，设定输出信号OUT为高电平；
低电平设置单元，用于当主板上核心电压P12V、P5V和P3V3生成之后，设定输出信号OUT为低电平。
7.根据权利要求6所述的一种防止服务器主板核心电压漏电的装置，其特征在于，所述硬件线路开闭模块包括：
硬件线路开启单元，用于当输出信号OUT为高电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为高电平状态，漏极与源极电路导通，从而主板硬件线路打开，P12V、P5V和P3V3对地短接，从而实现核心电压P12V、P5V和P3V3的放电；
硬件线路关闭单元，用于当输出信号OUT为低电平时，连接P12V、P5V和P3V3的NMOS管的栅极电压为低电平状态，漏极与源极电路导通，主板硬件线路关闭，主板正常开机。
8.根据权利要求5-7任意一项所述的一种防止服务器主板核心电压漏电的装置，其特征在于，所述CPLD与主板硬件线路之间采用NMOS管进行连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于郑州云海信息技术有限公司，未经郑州云海信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810282455.5/1.html，转载请声明来源钻瓜专利网。
