[发明专利]去耦的多层渲染频率

说明书

系统、设备和方法可提供将三维（3D）场景分区成至少包含前景层和背景层的多个层的技术。此外，前景层可以第一率渲染，并且背景层可以第二帧率渲染，其中第一帧率大于第二帧率。在一个示例中，前景层和背景层复合到帧中。

技术领域

本申请的实施例一般涉及图形处理架构。更具体地，实施例涉及图形处理架构中去耦的多层渲染频率。

背景技术

诸如视频游戏、虚拟现实（VR）应用和增强现实（AR）应用的图形应用可对显示器来渲染正由用户实时查看的三维（3D）场景。对显示器来渲染不同深度的视图的复杂度可增加等待时间。事实上，等待时间影响可随由于用户的头部移动（例如，在VR或AR头戴式显示器/HMD设置中）、光标移动（例如，在视频游戏手持式控制器设置中）、等等所引起的视点改变而被加剧。

附图简述

实施例的各种优点将通过阅读以下说明书和所附权利要求以及通过参考以下附图而对本领域技术人员变得显而易见，在附图中：

图1是框图，其示出配置成实现本文描述的实施例的一个或多个方面的计算机系统；

图2A-2D示出了根据实施例的并行处理器部件；

图3A-3B是根据实施例的图形多处理器的框图；

图4A-4F示出了示例性架构，其中多个GPU通信地耦合至多个多核处理器；

图5示出了根据实施例的图形处理流水线；

图6是根据实施例在三维（3D）场景中多个层的示例的图示；

图7是根据实施例的帧渲染序列的示例的图示；

图8是根据实施例操作半导体封装设备的方法的示例的流程图；

图9是根据实施例将渲染的场景适配于视点改变的方法的示例的流程图；

图10A是根据实施例的计算系统的示例的框图；

图10B是根据实施例的半导体封装设备的示例的图示；

图11是根据实施例的头戴式显示器（HMD）系统的示例的图示；

图12是根据实施例包括于图11的HMD系统中的功能部件的示例的框图；

图13是根据实施例包括于并行处理单元中的通用处理集群的示例的框图；

图14是根据实施例可在并行处理单元内实现的图形处理流水线的示例的概念图示；

图15是根据实施例的流传送多处理器的示例的框图；

图16-18是根据实施例的数据处理系统的概述的示例的框图；

图19是根据实施例的图形处理引擎的示例的框图；

图20-22是根据实施例的执行单元的示例的框图；

图23是根据实施例的图形流水线的示例的框图；

图24A-24B是根据实施例的图形流水线编程的示例的框图；

图25是根据实施例的图形软件架构的示例的框图；

图26是根据实施例的知识产权（IP）核开发系统的示例的框图；以及

图27是根据实施例的芯片上系统集成电路的示例的框图。

具体实施方式

在以下描述中，阐述了许多特定细节以提供对本公开的更全面理解。然而，对本领域技术人员之一显而易见的是，在没有一个或多个这些特定细节的情况下也可实践本发明。在其他实例中，尚未描述公知特征以便避免使本发明难以理解。