[发明专利]一种解决缓冲层被撕裂的方法在审
| 申请号： | 201810283599.2 | 申请日： | 2018-04-02 |
| 公开（公告）号： | CN108428626A | 公开（公告）日： | 2018-08-21 |
| 发明（设计）人： | 胡航标;王琼;赵长林 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 缓冲层 深沟槽 栅极介电层 氮化硅层 撕裂 衬底结构 氧化层 产品良率 厚度调节 刻蚀工艺 空洞连通 重力作用 凹陷部 侧壁 覆盖 填充 断裂 应用 | ||
1.一种解决缓冲层被撕裂的方法，应用于深沟槽刻蚀工艺，其特征在于，提供一形成有深沟槽的衬底结构，包括以下步骤；
步骤S1、于所述衬底结构的表面及所述深沟槽的底部和侧壁上依次形成一第一氧化层及一高K栅极介电层；
步骤S2、根据所述深沟槽的尺寸，向所述深沟槽内填充一缓冲层并覆盖于所述HiK层的顶部，使覆盖于所高K栅极介电层顶部的所述缓冲层的厚度达到一预定厚度；
步骤S3、于所述缓冲层上形成一厚度小于所述预定厚度的氮化硅层。
2.根据权利要求1所述的方法，其特征在于，所述高K栅极介电层的厚度为600埃。
3.根据权利要求1所述的方法，其特征在于，所述氮化硅层的厚度为800埃。
4.根据权利要求1所述的方法，其特征在于，当所述深沟槽的尺寸满足宽度小于等于220nm，且深度小于2.0um时；
覆盖于所述高K栅极介电层的表面的所述缓冲层的所述预定厚度的最小取值为1800A。
5.根据权利要求1所述的方法，其特征在于，当所述深沟槽的尺寸满足宽度小于等于190nm，且深度小于1.5um时；
覆盖于所述高K栅极介电层的表面的所述缓冲层的所述预定厚度的最小取值为1600A。
6.根据权利要求1所述的方法，其特征在于，所述第一氧化层为一表面致密氧化层。
7.根据权利要求1所述的方法，其特征在于，所述缓冲层为氧化物层。
8.根据权利要求1所述的方法，其特征在于，通过原子层沉积工艺于所述深沟槽内以及高K栅极介电层的表明所述形成所述缓冲层。
9.根据权利要求1所述的方法，其特征在于，通过沉积工艺分别于所述衬底结构上形成所述第一氧化层、所述高K栅极介电层以及所述氮化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810283599.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基板处理方法
- 下一篇：一种电控GaAs/AlGaAs半导体量子点势阱的方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
