[发明专利]半导体器件及其制造方法有效
| 申请号： | 201810284461.4 | 申请日： | 2018-04-02 |
| 公开（公告）号： | CN108695390B | 公开（公告）日： | 2023-08-25 |
| 发明（设计）人： | 安孙子雄哉;山口夏生;江口聪司 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 李辉 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种制造半导体器件的方法，包括以下步骤：
(a)在第一导电类型的半导体层之上形成多个第一沟槽；
(b)通过将与所述第一导电类型相反的第二导电类型的杂质以相对于所述半导体层的顶部表面的第一角度对角地注入所述第一沟槽的侧面，而在所述第一沟槽的所述侧面上形成所述第二导电类型的第一半导体区域；
(c)通过以所述第二导电类型的半导体填充所述第一沟槽而在所述第一沟槽中形成第一柱，以及在所述第一柱之间形成包括所述半导体层的第二柱；以及
(d)在所述半导体层之上形成半导体元件，
其中所述第一半导体区域被形成为从所述第二柱的侧面的上端部到所述第二柱的某个深度，
其中步骤(b)包括以下步骤：
(b1)在步骤(a)之后，在步骤(c)之前，通过将所述第二导电类型的所述杂质以相对于所述半导体层的所述顶部表面呈第二角度的角度对角地注入所述第一沟槽的所述侧面，而在所述半导体层的所述顶部表面之上形成所述第二导电类型的第二半导体区域；
其中所述第一半导体区域具有比所述第二半导体区域更大的深度，并且
其中所述第二半导体区域具有比所述第一半导体区域更高的杂质浓度。
2.一种制造半导体器件的方法，包括以下步骤：
(a)在第一导电类型的半导体层之上形成多个第一沟槽；
(b)通过将与所述第一导电类型相反的第二导电类型的杂质以相对于所述半导体层的顶部表面的第一角度对角地注入所述第一沟槽的侧面，而在所述第一沟槽的所述侧面上形成所述第二导电类型的第一半导体区域；
(c)通过以所述第二导电类型的半导体填充所述第一沟槽而在所述第一沟槽中形成第一柱，以及在所述第一柱之间形成包括所述半导体层的第二柱；以及
(d)在所述半导体层之上形成半导体元件，
其中所述第一半导体区域被形成为从所述第二柱的侧面的上端部到所述第二柱的某个深度，
其中步骤(b)包括以下步骤：
(b2)在步骤(a)之后，在步骤(c)之前，通过将与所述第一导电类型相反的所述第二导电类型的所述杂质以相对于所述半导体层的所述顶部表面的第三角度对角地注入所述第一沟槽的所述侧面，而在所述第一沟槽的所述侧面之上形成所述第二导电类型的第三半导体区域；
其中相对于所述半导体层的所述顶部表面，所述第一角度比所述第三角度更接近直角；
其中所述第三半导体区域具有比所述第一半导体区域更大的深度，并且
其中所述第三半导体区域在第一方向上具有比所述第一半导体区域更大的宽度，所述第一柱和所述第二柱沿所述第一方向而被布置。
3.根据权利要求1或2所述的制造半导体器件的方法，
其中在步骤(c)中，所述半导体层被加热到至少1000℃。
4.根据权利要求3所述的制造半导体器件的方法，
其中连续执行步骤(b)和步骤(c)。
5.根据权利要求1或2所述的制造半导体器件的方法，
其中所述第一柱和所述第二柱由碳化硅制成。
6.根据权利要求1或2所述的制造半导体器件的方法，
其中所述半导体元件是包括嵌入在第二沟槽中的栅极电极的场效应晶体管，所述第二沟槽形成在所述半导体层的顶部表面之上。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810284461.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：具有低导通电阻的半导体器件结构及其制造方法
- 下一篇：半导体器件
- 同类专利
- 专利分类
