[发明专利]具有低起始电压的SiC FET组件及其制造方法在审

申请号：	201810284540.5	申请日：	2018-04-02
公开（公告）号：	CN108735798A	公开（公告）日：	2018-11-02
发明（设计）人：	廖奇泊;陈俊峰;古一夫	申请（专利权）人：	上海芯研亮投资咨询有限公司
主分类号：	H01L29/06	分类号：	H01L29/06;H01L29/16;H01L29/78;H01L21/336
代理公司：	上海汉声知识产权代理有限公司 31236	代理人：	庄文莉
地址：	200231 上海市***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	栅氧化层绝缘层起始电压铝硅铜层外延区回复多晶硅栅层反转模式功率器件启始电压组件操作可靠度迁移率高电下载制造
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种具有低起始电压的SiC FET组件，其特征在于，其包括绝缘层、多晶硅栅层、栅氧化层、铝硅铜层、肖基特层、N井区、P型碳化硅层、N型碳化硅外延区、N型漏极层、N型源极层，铝硅铜层两侧均与绝缘层连接，绝缘层与栅氧化层连接，多晶硅栅层位于栅氧化层内，肖基特层与铝硅铜层连接，P型碳化硅层与肖基特层连接，N井区与N型源极层连接且均位于栅氧化层、P型碳化硅层之间，栅氧化层、N井区、P型碳化硅层均与N型碳化硅外延区一侧连接，N型碳化硅外延区另一侧与N型漏极层连接。

2.一种具有低起始电压的SiC FET组件的制造方法，其特征在于，其包括以下步骤：

步骤一：第一沟槽曝光显影及蚀刻；

步骤二：在蚀刻及光阻去除后，沉积P型碳化硅；

步骤三：碳化硅回蚀刻；

步骤四：闸极沟槽曝光显影及蚀刻；

步骤五：闸极氧化层的生成与门极多晶硅沉积；

步骤六：多晶硅回蚀刻；

步骤七：源极曝光显影及N型重参杂离子的植入；

步骤八：介电层沉积及连接层曝光显影及蚀刻；

步骤九：肖特基金属层沉积；

步骤十：金属层沉积曝光显影及蚀刻；

步骤十一：护层沉积以及护层曝光显影及蚀刻。