[发明专利]一种神经网络的池化层加速运算的电路

权利要求书

1.一种神经网络池化层加速运算的方法，其特征在于，是将二维的池化运算分解为两次一维池化运算：宽度方向一维池化运算与高度方向一维池化运算。

2.根据权利要求1所述的方法，其特征在于，所述将二维的池化运算分解为两次一维池化运算，具体流程为：

设输入特征图层的高为H，宽度为W；池化算子的高为K_H，宽K_W；池化运算高度方向的步幅为S_H, 宽度方向的步幅为S_W；输出特征图层的高为floor((H-K_H)/S_H)+1，宽为floor((W-K_W)/S_W)+1，分别记作H_out与W_out；

首先，进行宽度方向上的池化运算，输出结果为一个高为H、宽为W_out的临时矩阵，记作F_tp；其中F_tp的第i行第j列的数据是输入特征图层第i行、第S_W *j列至第S_W*j+ K_W-1列的数据即长度为K_W的行向量在进行“求最大值”、“求最小值”或“求均值”运算后的结果；

接着，进行高度方向的池化运算，这一步运算的输入为上一步的运算结果——临时矩阵F_tp；在对F_tp进行高度方向的池化运算之后，得到一个高为H_out、宽为W_out的矩阵，这个矩阵就是输出特征图层F_out；其中，F_out的第i行第j列的数据是临时矩阵F_tp第j列、第S_H *i行至第S_H*i+ K_H-1行的数据即长度为K_H的列向量在进行“求最大值”、“求最小值”或“求均值”运算后的结果。

3.一种基于权利要求1或2所述方法的神经网络池化层加速运算的电路，其特征在于，包括图层分割模块、横向池化运算模块、纵向池化运算模块以及输出控制模块；其中：

所述图层分割模块，根据输入图层的宽度信息，将图层按宽度方向进行分割，使得分割后的图层能够放进纵向池化运算模块中进行运算，图层分割模块将分割后的输入特征的数据流送往横向池化运算模块；

所述横向池化运算模块，用于宽度方向上的池化运算，来自图层分割模块的数据流在完成横向的池化运算后，被送往纵向池化运算模块；

所述纵向池化运算模块，用于对数据流进行高度方向上的池化运算；在该模块中，设有一个寄存器阵列，用来缓存来自横向池化运算模块的数据，这个寄存器阵列的大小决定能处理的最大输入图层的宽度；

所述输出控制模块，用于将池化运算的结果写回外部存储器。

4.根据权利要求3所述方法的电路，其特征在于，所述横向池化运算模块，包括4组寄存器与4个OP运算，OP为取最大值、最小值或均值；来自图层分割模块的输入特征流进入横向池化运算模块后，产生4个的输出，分别对应于K_W=2，3，4，5这四种情况；4组寄存器用于存储K_W为2、3、4、5这四种情况的运算数据；这4个输出经多路选择器选择后送给纵向运算模块，横向池化运算模块的输出对应于临时矩阵F_tp。

5. 根据权利要求4所述方法的电路，其特征在于，所述纵向池化运算模块，主要包括一寄存器阵列，该寄存器阵列由4行寄存器组构成，每个寄存器组有W_max个寄存器，W_max代表此池化电路最大所支持的输入特征的宽度；图层分割模块将实际的输入图层按宽度方向进行分割，使得每一片的宽度均不大于W_max；4*W_max+1个寄存器构成了一条“移位寄存器链”的结构，并且每个寄存器的输入端均有一个多路选择器，通过控制多路选择器的选择信号实现对每一行寄存器组中位于 “移位寄存器链”中的寄存器数目的控制；每一行寄存器组中位于 “移位寄存器链”中的寄存器数目应和当前进行池化运算的特征宽度相等；来自横向池化模块的数据流经纵向池化运算模块后，产生四个输出，分别对应于K_H=2、3、4、5这四种情况；这4个输出经多路选择器选择后送给输出控制模块，纵向池化运算模块的输出对应于输出特征图层F_out。