[发明专利]半导体器件

说明书

本公开提供了半导体器件。一种半导体器件包括第一鳍型图案，该第一鳍型图案包括在第一方向上延伸的第一长侧和在第二方向上延伸的第一短侧。第二鳍型图案基本上平行于第一鳍型图案布置。第一栅电极交叉第一鳍型图案和第二鳍型图案。第二鳍型图案包括突出超过第一鳍型图案的第一短侧的突出部分。第一栅电极与包括第一鳍型图案的第一短侧的第一鳍型图案的端部分重叠。限定第一鳍型图案的第一短侧的第一鳍型图案的第一侧壁的至少部分由具有第一深度的第一沟槽限定。第一沟槽直接邻接具有更大的第二深度的第二沟槽。

技术领域

本公开涉及一种半导体器件以及制造该半导体器件的方法。

背景技术

作为用于提高半导体器件的集成度的按比例缩小技术，已经提出了多栅极晶体管，其中鳍形硅主体形成在基板上而栅极形成在硅主体的表面上。

多栅极晶体管使用允许更大或更小适配(adaptation)的按比例缩小的三维(3D)沟道。此外，这样的配置允许多栅极晶体管的增强的电流控制，而不需要增大多栅极晶体管的栅极长度。此外，如本领域技术人员所知晓的短沟道效应(SCE)(其是沟道区的电势受漏极电压影响的现象)能够被有效地抑制。

发明内容

本公开的实施方式提供一种半导体器件，在该半导体器件中浅沟槽形成在锥形鳍型图案(tapered fin-type pattern)与有源区之间的边界处从而改善操作性能和可靠性。

本公开的实施方式提供一种制造半导体器件的方法，在该半导体器件中浅沟槽形成在锥形鳍型图案与有源区之间的边界处从而改善操作性能和可靠性。

然而，本公开的实施方式不限于这里阐述的那些。通过参照以下给出的本公开的详细描述，本公开的以上和其它的实施方式将对于本公开所属的领域内的普通技术人员来说变得更加明显。

根据本公开的一实施方式，半导体器件包括：第一鳍型图案，包括在第一方向上延伸的第一长侧以及在不同于第一方向的第二方向上延伸的第一短侧；第二鳍型图案，平行于第一鳍型图案布置并包括第二长侧，该第二长侧在第一方向上延伸并与第一鳍型图案的第一长侧相对；以及第一栅电极，交叉第一鳍型图案和第二鳍型图案，其中第二鳍型图案包括在第一方向上突出超过第一鳍型图案的第一短侧的突出部分，第一栅电极与包括第一鳍型图案的第一短侧的第一鳍型图案的端部分重叠，限定第一鳍型图案的第一短侧的第一鳍型图案的第一侧壁的至少部分由具有第一深度的第一沟槽限定，第一沟槽直接邻接具有大于第一深度的第二深度的第二沟槽。

根据本公开的前述和其它的实施方式，半导体器件包括：第一鳍型图案，包括在第一方向上延伸的第一长侧以及在不同于第一方向的第二方向上延伸的第一短侧；第二鳍型图案，平行于第一鳍型图案布置并包括第二长侧，第二长侧在第一方向上延伸并与第一鳍型图案的第一长侧相对；以及场绝缘膜，围绕第一鳍型图案的部分和第二鳍型图案的部分，其中第二鳍型图案包括在第一方向上突出超过第一鳍型图案的第一短侧的突出部分，限定第一鳍型图案的第一短侧的第一鳍型图案的侧壁由具有第一深度的第一沟槽的侧壁限定，第一沟槽的所述侧壁连接到具有第二深度的第二沟槽的侧壁，第二深度大于第一深度，并且相对于第一鳍型图案的顶表面，第一沟槽的所述侧壁和第二沟槽的所述侧壁在该处连接的位置定位得低于场绝缘膜的顶表面。